Noch einmal Raspberry Pi

Der 486er hat vor allem eine Pipeline in der CPU, das dürfte der Hauptgrund für den Geschwindigkeitsvorteil gewesen sein (Laut Wikipedia kommt ein 386DX nur auf ca. halb soviel MIPS bei gleichem Takt wie ein

Micha

Am 16.04.2013 11:52, schrieb Eric Brücklmeier:

Hallo,

auch bei Simulationen mit SPICE war ein mathematischer Coprozessor deutlich zu spüren. Es ist länger her, aber der Unterschied war etwa einen halben Tag auf das Ergebnis warten oder ca. nur eine Stunde - IIRC. Dabei waren das keine besonders komplexen Simulationen. Eine vergleichbare Simulation braucht heute wohl keine 5 Minuten. Ich war daher ziemlich scharf auf einen CO-Prozessor. Oft hat man dann ja auch noch Parameter geändert und mit einem Lauf war es nicht getan. Die Beschaffung von SPICE-Modellen ist heute auch einfacher.

Mit der Hardware war es bei mir eher umgekehrt: ich hatte für einen

Ich ärgere mich heute noch, dass Escom da keine Doku beigelegt hatte mit dem Hinweis "Achtung - läuft nicht auf SX25!" - smiley

Damals: "Seid Gestern bin ich stolzer Besitzer eines Highscreen 386 SX. Ein absolutes Hochleistungssystem"

Bernd Mayer

Am 16.04.2013 15:27, schrieb Bernd Mayer:

jaja tempus fugit! Ich hatte ein Intel Inboard *mit* 387 und 4MB(!) Modul im 8086 stecken... ;-)

Der Adressbus des 68000 war 24Bit breit. Also 16MB adressierbar. Alle internen Register (Adress und Daten) waren 32Bit breit.

Fatal war nur wenn ein Programmierer besonders schlau sein wollte und die beim 68000 unbenutzten oberen 8 Bit der Adressregister zweckentfremdete. Ab Turbokarte mit 68020 schepperte das.

Gerrit

Die, die auf den Adresspins der CPU zu sehen ist?

Gerrit

Du meinst hier den 80486. Beim 80386 hatte weder SX noch DX eine FPU, die musste man immer dazukaufen. 386DX = 32Bit Busbreite, 386SX = 16Bit Busbreite und 16MB RAM max.

Gerrit

Dazu kam noch der 8KB on-Die Cache des 80486.

Gerrit

nd

:-)

Zu deutsch: "helft den armen vögeln"

Guido

Reinhard Forster:

Das war die April-Ausgabe der DOS international 1989, in der stand, das man den SX durch ausbohren der Sperre zum DX machen kann. Die für Mai angekündigte Bohrschablone habe ich nicht gefunden.

Die haben die FPU-Stromversorgung auf dem Die weggelasert und das wirklich kranke an der Nummer: der i487er Coprozessor war gar kein Coprozzessor sondern ein kompletter 486DX, der den SX dann stilllegte.

Falk D.

Eric Brücklmeier:

Es gibt einen indirekten Nachweis.

Ansonsten gibt es noch Appnotes zur CPUID und das Patent für die Laserbehandlung.

Falk D.

Falk Dµeßßert schrieb:

Aber egal, an eine Bohrschablone kann ich mich nicht erinnern. Aber vielleicht war das mit der stillgelegten FPU ja auch eiun Aprilscherz ein paar Jahre früher.

Das war eine Sache für sich. Soweit ich mich erinnere, lief der DX dann aber ohne SX nicht.

Ade

Reinhard

Reinhard Forster schrieb:

Wenn man der c't (Heft 07/1991 Seite 55) glauben mag, dann waren das Ch ips, welche die 25MHz nicht schafften, die ein i486DX können musste. Der i

e.

Und um den geneigten Anwender darüber hinwegzutäuschen, hat man ein fach das Pinout ein wenig geändert, damit man den i487SX nicht einfach als i48

dann

Doch, der lief laut c't (s.o.) schon auch alleine. Man konnte den i486S X rausnehmen, er verbrauchte bei Anwesenheit eines i487SX nur noch unnö tig Strom

MfG Rupert

Am 16.04.2013 23:03, schrieb Falk Dµeßßert:

Na ja, die Artikel zum 1.04 werden selten fortgesetzt.

Waldemar

Das kam erst mit dem "i686", P6 core (heißt aber nur so wegen dem risc-kern, ansonsten ein normaler Pentium - Kein Hexium). Das mit dem 486er und RISC wär mir neu. Links?

'Pentium PRO' 200/233MHz, war IMO der erste mit RISC Bestandteilen. ~1994/95...

Mit dem damaligen 'pentium-killer' i486DX4-100 (nicht zu verwechseln mit dem AMD 100MHz 486er derivat, der war auch mit 120MHz noch langsamer als der i486DX4-100, da std. 486er

---effektiv natürlich! er hat um die 20MHz mehr, da kann kommen was will, aber wie gesagt: Effektiv langsamer.... gar 2x16KB (8KB Instruction Cache und 8KB Data Cache). Wie ein MC68040 oder wie ein P54 (90-200MHz Pentium).

Der P55C hat 2x32KB, wie auch manche heutige CPU's noch bzw. P6! Von den ultraschnellen (mittlerweile) internen 2nd-level caches bei manchen edel-CPUs, ganz zu Schweigen. Manche multi-cores von heute, haben auch noch 3rd-level cache die zusätzlich schieben.

(nach 1997, P55C, kam nicht mehr viel, bis heute.... die multicore-mach-geil Geräte gab es damals schon, nur waren sie ziemlich teuer und wurden eher in Profi-Kreisen genutzt. Von SCSI Raid-Systemen, und in 7 Minuten windows2000 installieren (mit formatieren 'langsam' NTFS bei 3x18GB=54GB), ganz zu Schweigen ;-)) [Dual CPU Server Board, mit ultra-spezinal raid/cache controller, etc. SCSI Zeugs und einer, 1x std. consumer P3/733MHz Coppermine CPU]

Leider kann ich zu dem Nebenthema 486SX und 'wo ist die FPU?', nichts dazu beitragen. Es würd mich brennend interessieren und es wundert mich, daß ich nicht irgeindeine Info darüber aufgeschnappt habe.

Liegt wohl daran, daß ich erst mit dem i486 DX2-66 ein PC-Mann* wurde.

So gut kenn ich mich leider nicht aus. Aber was ja nicht ist, kann ja noch werden.

Wow, demnach hat ein 8bitter wie ein c64 z.B., einen 16bit Adressraum... Tja, programmieren müßten man können ;-) Aber es bleibt bei 8bit Bus-Breite....

So wie der 386SX AFAIK nur mit 16bit Bus auf das (wahrscheinlich auch

Wie ein XC68060 oder wie ein P54....

MC68040, so wie die i486/25-66, sowie amd486/40-120, haben 2x8KB.

Am 18 Apr 2013 21:18:12 GMT schrieb "Daniel Mandic" :

Wie ein Z280, der hat laut Wikipedia 256 Byte.

Leider konnte ich nie damit rumspielen, aber hörte mal von einem Benutzer: "Wenn man den Cache eischalten kann, wird er richtig schnell".

Einschalten konnte man den nur bei passendem drumrum, irgendwelche Taktkopplungs- und Synchronisationsprobleme, IIRC.

Marc