wenn ich mir so die Applikationsschaltungen von diversen Digitalbausteinen ansehe bzw. die Pinbeschreibung lese sollen z.B. an allen Versorgungsspan- nungspins ein, manchmal sogar zwei Kondensatoren. Wenn ich nun aber eine Ground- und Supplyplane habe, bringt so ein 1uF und selbst ein 100nF Kondensator doch sogut wie nix mehr. Die Impedanz der Plane ist ja selber schon extrem niedrig und die Kondensatoren bei Frequenzen wo das Via als wirklich eine problematisch Impedanz darstellt schon lange selber eine Spule. Also was soll das mit den hunderten Abblockkondensatoren an den Pins? Ein paar über die Platine verteilt sollten doch reichen, damit sich dort keine größeren stehenden Wellen ausbilden. Und ein großer am Rand hilft mal, wenn der Span- nungsregler nicht schnell genug ist. Oder sehe ich da was grundverkehrt?
Wenns Probleme gibt, nehme man eine Prise kleiner Kondensatoren, verstreue sie gleichmäßig über die Platine, und dort wo sie liegenbleiben, verlöte man sie.
Bei hohen Frequenzen ist sie aber vermutlich nicht klein genug. Ein Kondensator der 10mm weit weg sitzt ist halt HF-technisch gesehen ein Kondensator am Ende einer Leitung, und ob die Länge der Leitung vernachlässigbar ist hängt von der Frequenz ab.
Platinen mit durchgehenden Fl=E4chen f=FCr die Versorgung haben verteilte=
Blindwiderst=E4nde die mit nicht sinusf=F6rmigen Signalen beaufschlagt werden. Das f=FChrt zu Strompfaden und auch zu Verdr=E4ngungen mit Folgen= =2E Gerade im Umschaltmoment bei schnellen ICs kann so einiges passieren. Versuche lohnen sich durchaus. Nichts ist ideal aber daf=FCr oft sehr interessant ;-)
Dann machts der Kondensator aber nicht besser. Denn die Groundplane hätte dann ja eine ebenso große Impedanz. Man kann natürlich den lokalen Strompfad betrachten - von Vcc über Kondensator zum GND Anschluss. Aber da muss der Kondensator schon extrem kurze Leitungen haben um besser als Ground-/Supplyplane zu sein. Und dann müsste es auch eher in 100pF denn 100nF Kondensator sein.
Ich bin mir nicht sicher was du meinst. Meinst du die Kapazität zwischen den GND und VCC Planes? Die wäre zwar HF-mässig extrem gut (im Sinne von kurzer Leitungslänge), nur die Kapazität ist eben zu klein um irgendwas zu bewirken. Deshalb muss man die Kapazität vergrössern, und wenn das für hohe Frequenzen gut wirken soll, dann muss es an der richtigen Stelle passieren.
Man kann das auch so sehen: Wenn ein Kondensator 10mm weit von IC entfernt ist, dann wird er aus Sicht eines ankommenden Impulses erst mach minimal 33ps überhaupt sichtbar -- weil sich kein Signal schneller als Licht ausbreiten kann.
Wobei der Unterschied zwischen einem guten 100nF in 0603 und Kondensatoren im oberen pF-Bereich heutzutage sehr gering ist. Die Empfehlungen in manchen FPGA App Notes, 100nf, 3.3nF und einige zig pF parallel zu schalten sind i.d.R. ziemlicher Mumpitz. Da hat sich meist jemand hochwissenschaftlich totsimuliert :-)
--
Gruesse, Joerg
http://www.analogconsultants.com/
"gmail" domain blocked because of excessive spam.
Use another domain or send PM.
Warum nicht. Man kann sie auf den ICs mit Sekundenkleber ankleben und kurze Draehtchen zwischen Kondensatoranschluesse und IC-Beinchen fuer Speise und GND verloeten. Wenn man das schoen macht, wird das zum Kunstobjekt...
Gruss Thomas
--
ELKO-Buecher ueber Opamp, Instrumentation-Amplifier und Timer-555:
http://www.elektronik-kompendium.de/shop/buecher/operationsverstaerker-und-instrumentationsverstaerker
http://www.elektronik-kompendium.de/shop/buecher/timer-555
(Aendere "akz" durch "isi" in der Mailadresse fuer Reply!)
Nehmen wir einmal an, Du hast auf Deinem Print einen digitalen IC, der in der Ausgangsstufe beim Durchschalten extrem kurzzeitig massiv kurzschliesst, dann kann die Kapazitaet zwischen GNG-Plane und Speise-Plane nicht ausreichen. Dann empfiehlt sich ganz nahe an der Speisung dieses kritischen IC ein Multilayer-Keramikkondensator von z.B. 10 bis 100 nF zu schalten.
Siehe auch das Posting von Joerg diesbezueglich.
Vielleicht dominiert aber mehr der Aspekt der parasitaeren Induktivitaet. Ich bin fuer diese Antwort zuwenig HF-Techniker. :-)
Gruss Thomas
--
ELKO-Buecher ueber Opamp, Instrumentation-Amplifier und Timer-555:
http://www.elektronik-kompendium.de/shop/buecher/operationsverstaerker-und-instrumentationsverstaerker
http://www.elektronik-kompendium.de/shop/buecher/timer-555
(Aendere "akz" durch "isi" in der Mailadresse fuer Reply!)
Die Induktivität von Hin- und Rückleitung müsste eigentlich gegen Null gehen, wenn die Leitungen parallel zueinander liegen und wenn die eingeschlossene Fläche gegen Null geht. Die Laufzeiteffekte gehen aber nicht gegen Null, die sind weiterhin von der Leitungslänge abhängig.
Wenn man bei gleicher Bauform von gleicher Induktivität ausgeht (ich sehe keinen Grund, warum 100nF mehr induktiv als 10nF sein sollen), dann ergeben sich bei größeren Kapazitäten bei Frequenzen jenseits der Eigenresonanz leider doch Nachteile hinsichtlich der Impedanz.
Es gibt im HF-Bereich inzwischen Bauformen, bei denen Kondensatoren breiter sind als lang (also z.B. 0603 quer). Das führt zu geringerer Eigeninduktivität. Hab sowas aber selbst noch nie in Anwendung gesehen.
Ich bin da auch immer skeptisch. Wenn man nämlich trotzdem mal simuliert und alle 3Cs mit jeweils der gleichen Eigeninduktivität parallelschaltet, bekommt man ein grausames Spektrum des Impedanzverlaufes. Sicherlich sind große Frequenzbereich sehr niederimpedant. Leider bilden sich durch die Parallelschaltung aber Parallelresonanzen mitten im interessanten Frequenzbereich. Wenn man sowas dann zufällig anregt, hat man mehr verloren als gewonnen. Möglicherweise sucht man sich blöd, bei der Fehleranalyse.
Ich verzichte gerne auf die kleineren Cs und platziere dafür den großen so nah wie möglich am IC. Muss man 3 Stück platzieren, dann sitzt der große nämlich meistens viel weiter weg, was seine Wirkung drastisch verschlechtern dürfte.
Die geringfügig höhere Impedanz der 100nF bei hohen Frequenzen nehme ich dann lieber in Kauf, als dass ich mir Parallelresonanzen einbaue. Ich habe noch keine schlechten Erfahrungen damit gemacht, hab aber auch erst
5Jahre Berufserfahrung und hab eigentlich nur selten mit richtiger HF jenseits der 100MHz zu tun. Bei unseren EMV-Tests gabs da oben noch größere Probleme.
Die Meinung von Oliver Bartels wäre aber sicher auch mal interessant.
Tatsächlich geht es wegen der Dielektrizitätskonstante des Platinenmateriels ein Stück langsamer. Außerdem sollte man Hin- und Rückweg berüksichtigen. Es werden also eher 100 ps sein.
Letzten Monat hatte bei uns ein Diplomand Schwingprobleme mit einem LM6609, den er ohne Platinenläyout mit Drähtchen angeschlossen hatte. Auch Kondensatoren in wenigen mm Abstand von den Versorgungsbeinchen konnten das nicht kurieren. Mit einer Platine aus der Grabbelkiste, die ein richtiges Layout für SO8 enthielt, war die HF-Schwingerei beseitigt.
Ok, aber bis 3GHz habe ich da noch nie irgendwas beunruhigendes gesehen. Da oben muessten Martin seine Digitalbausteine eigentlich so langsam zumachen :-)
Gibt es sogar bei Widerstaenden, habe gerade eine Platine damit auf dem Tisch.
IME reicht ein nahe plazierter 100nF in 0603. Ausser beim LT3757 wo sie einen LDO eingebaut haben und wo das Dingen auch dann noch 4.7uF braucht, wenn man den LDO per Blattschuss erlegt hat. Liegt gerade vor mir, passt mir ueberhaupt nicht, weil ich das Dingen in unter 25usec hochreissen muss.
*grummel*
Vermutlich weil Du bei Deinen Schaltreglern immer kleine Bremsfallschirme am Gate einbaust :-))
Ich hatte bei Schaltreglern schon oefter Malessen im Bereich 100-500MHz gesehen, aber das waren nicht meine Designs und Layouts. Nach dem Re-Layout war jeweils Ruhe im Karton.
Ja, wuerde mich auch mal interessieren.
--
Gruesse, Joerg
http://www.analogconsultants.com/
"gmail" domain blocked because of excessive spam.
Use another domain or send PM.
Die haben eben die Serieninduktivität vergessen. Ich habe mal daran rumgemessen:
(Ich muss mal die Website updaten. Die Mailadresse im Artikel ist nicht mehr aktuell.)
Entscheidend ist, dass man unter dem FPGA eine VCC und eine GND-Ebene hat. Die beiden müssen im Lagenaufbau Nachbarn sein und das Prepreg dazwischen möglichst dünn, damit die Impedanz runter geht.
Xilinx hat eine gute Appnote zum Abblocken der Virtex-5. Sie schlagen vor, oben rings um das BGA zunächst die Abschlüsse der Differenzleitungen zu setzen (falls nötig)und dann erst im nächsten Ring die Blockkondensatoren. Wenn ein Pin plötzlich Strom zieht oder loslässt, dann läuft eine Welle in den VCC und GND-Ebenen und der Strom wird zunächst nur von dieser Leitung geliefert.
Die muss eben niederohmig genug sein, dass sie den Strom ohne größeren Spannungszusammenbruch liefern kann, bis die Kondensatoren die Planes nachladen. Die Laufzeit der Welle ist nur einige -zig ps, selbst wenn die Kondensatorn 1 cm weit weg sitzen. Die Kondensatoren brauchen extrem kurze Anschlüsse zu den Planes. Sie müssen deshalb auf der gleichen Seite der Platine wie das FPGA sitzen.
Normale Kondensatoren auf der Rückseite der Platine unter dem FPGA helfen ziemlich wenig, weil sie bei 1.6 mm Platinendicke schon ein paar nH Serienimpedanz haben, und sie sind dann im Zeitrahmen von einigen -zig ps so gut wie verdrosselt.
Nochmal: Die Kondensatoren müssen nahe an die VCC/GND-Ebenen und erst in 2ter Linie nahe an den Chip. Lieber etwas weiter weg, aber dann Vias satt.
Und genauso: Der Chip muss nahe an die VCC/GND-Ebenen und erst in 2ter Linie nahe an die Kondensatoren.
Ich habe ganz gute Erfahrungen mit X2Y-Kondensatoren gemacht. Durch die clevere Anordnung mehrerer Vias cancelt sich ein Teil der Induktivität. (Digikey 311-1246-1-ND etc)
Hmm, sieht seltsam aus, da waren sogar die ganz ollen Kondensatoren Ende der 80er besser. Damals hatten wir die akribisch vermessen. John Larkin aus s.e.design hatte letztens einen 100nF keramisch vermessen und bei dem tat sich IIRC bis etliche GHz nichts.
So isses. Wenn das alle beherzigen wuerden, haette ich mindestens 1/3 weniger Einnahmen :-)
Sehe ich auch so. Die Planes muessen die letzten pF liefern und die
100nF sind eigentlich nur zum "Nachtanken", aber das muss niederohmig geschehen koennen.
Ich sehe schon, bei Deiner Firma kann ich nix verdienen, weil alles so laeuft wie es soll ...
Die haben allerdings einen Nachteil: $$$.
--
Gruesse, Joerg
http://www.analogconsultants.com/
"gmail" domain blocked because of excessive spam.
Use another domain or send PM.
Beim MPQ für Gravitation gibts für platzkritische Raumfahrtprojekte die Technik, einen 0603 Kondensator senkrecht in ein Loch in der Platine einzulöten.
Das ist gar nicht seltsam. Jeder mm Draht hat +- 1 nH. Was machen 5mm Draht in Serie zu 100n? Richtig. 7 MHz Serienresonanz.
Normale AVX 100nF 0402 taugen perfekt als Koppelkondensatoren bei 10 GBit/sec. Die Serienresonanz stört da überhauptgarnicht. Wenn man sie auf der Seitenkante einlötet ist es noch etwas besser, weil man den Microstrip an dieser Stelle dann nicht aufweitet. Die Produktion mag das aber nicht, und liegend ist gut genug.
Soll ich den Rand halten?
Dafür braucht man weniger davon für den gleichen Effekt. Und neben einem $ 2000 Virtex-5 relativiert sich das sowieso.
Gerhard
OK. Alles können die X2Y auch nicht. Als Basisabblockung eines NE68819 auf 1.5 mm Epoxy ist immer noch genug Induktivität da, dass das Ding auf
1.2GHz schwingt :-( Hat heute in meinem neuen Oszillator den X2Y und auch den NEC NE68819 den Job gekostet, zu Gunsten eines BF862 :-) Dessen Gate kann ich direkt erden.
Wobei Serienresonanz beim Abblock-C nichts gross macht. Hauptsache er haelt die Impedanz bis zu einigen GHz unten. Mich hat allerdings die "Guete" der Sache gewundert, bei uns waren das immer sanfte Taeler.
Nein, die juengeren sollen ja lernen. Irgendwann ist unsereins nicht mehr da. Waere nicht richtig, alles fuer sich zu behalten ;-)
Das ist ja sauteuer.
Der BF862 ist auch schon ein sehr feiner Geselle.
--
Gruesse, Joerg
http://www.analogconsultants.com/
"gmail" domain blocked because of excessive spam.
Use another domain or send PM.
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.