"Mark" schrieb im Newsbeitrag news:4e2fb352$0$7623$ snipped-for-privacy@newsspool1.arcor-online.net...
Hallo,
gugst Du auf unserer Homepage:
formatting link
Allerdings muß ich von den 0,1mm abraten. Für einen 100pol. 0,5mm Pitch IC,
0,2mm Leiterzugbreite habe ich schon eine Leiterplatte versuchsweise gefräst. Geht zwar, aber Du siehst nicht, ob zwischen den Leiterzügen noch ein Spänchen hängt. Sinnvoll wird es ab 0,4mm Leiterbahnbreite. Layout mit Eagle wie eine normale Leiterplatte, dann ULP "Mill Outlines" ausführen, bei uns importieren, Technologiedaten dazu, fräsen. Das Gravieren und Fräsen von Frontblenden fällt dann einfach mit ab.
Je nach Maschinentyp, Frässpindel und Zubehör bist Du mit 2.5 - 10kEUR dabei.
Ich mache Layouts mit Eagle möglichst so, dass die meisten Verbindungen auf der Lötseite sind. Auf der Bestückungsseite sowenig wie möglich und wenn dann möglichst gerade Leitungen / Brücken die leicht von Hand verdrahtet werden können, also keine Durchkontaktierungen an Bauteilen sondern extra Pads für die Durchkontaktierung. Dann einseitig ätzen, bohren und die Brücken von Hand nachverdrahten. Wenn ich große Masseflächen auf der Bestückungsseite haben will, ätze ich nur die Lötseite und bohre mit einem 3mm Bohrer auf der Bestückungsseite die Pads frei, die nicht an GND angeschlossen werden.
Fotovorlage mache ich mit Laserdrucker auf Transparentpapier 90g.
Aber das mache ich nur bei kleinen Sachen. Wenn es etwas aufwendiger wird, lasse ich gleich Prototypen Leiterplatten fertigen.
Das arbeiten mit der Fräse hat sehr schnell dazu geführt, daß ich vorwiegend und am liebsten nur mehr mit SMD arbeite. Bis 0603 ein und einem Pinabstand von 0,5mm geht das ohne Probleme, kleiner wird tricky geht aber auch..... Es geht schneller, ist einfacher zu routen und überhaupt erleichtert SMD auch das Prototypleben beträchtlich.
"Lustig machen" aus dem Vorhandensein von Gänsefüßchen abzuleiten, finde ich schon ein wenig mutig. Oder, anders formuliert, falls es so angekommen sein sollte, war es nicht meine Absicht.
Mir ging es darum, daß der Begriff "Unterbruch" in dem Kontext, in dem mein eigener Satz stand, nicht mehr so gut gepaßt hat. Deswegen habe ich den Begriff zwar übernommen, aber eben in die Anführungszeichen gesetzt.
Übrigens - jemanden in der einen Newsgroup (de.sci.electronics) anzumotzen und dann die Antwort, obendrein ohne Crosspost, in die andere Newsgroup (de.etc.sprache.deutsch) umzulenken, ist noch nicht mal guter Usenet-Stil. Besonders freundlich ist es aber obendrein auch nicht gerade. Ich würde mich schon gerne dort erklären und entschuldigen, wo Du mich angemeckert hast.
ich steige gerade von Eagle auf geda um. Ist etwas Gewöhnungsbedürftig. Ich hatte eagle in einer Version, die Euro-Karten erstellen konnte (auf SuSE
10.3). Nach Umstieg auf 11.2 und jetzt 11.4 ist da nix mehr mit eagle in der Größe. Und mal ebenso 500Euronen auf den Tisch zu legen, nur um eine Platine mal zu machen, ist das zuviel Geld. Aber pcb geht schon ganz gut. Und routen tu ich sowieso mit Hand.
Auch bei geätzten Leiterplatten erleichtert SMD die Arbeit. Alleine schon, weil man keine Löcher bohren muss und auch keine Anschlussdrähte beim Bestücken abschneiden muss.
Aber bei Prototypen nehme ich, wenn ich die Wahl habe doch DIL Bausteine und SMD ICs möglichst nur bei professionell gefertigten Platinen. Ich mache aber meistens kleine Sachen, heute z.B. ein Layout mit einem ATmega8 und einem 74HC02 und ein wenig Kleinkram. Zwei Brücken sind auf der Platine, ansonsten alles einseitig.
Allerdings ist die SMD Bestückung auf der Lötseite wohl blöd, wenn man die Leiterplatte so wie sie ist aus bestücken lassen will.
Das h=C3=A4tte ich von eagle und protel auch gesagt ;-) Nat=C3=BCrlich ist die Gew=C3=B6hnungsbed=C3=BCrftigkeit an unterschied= lichen Ecken.=20 Was man beim einen EDA als Selbstverst=C3=A4ndlichkeit mitnimmt, hakelt= beim anderen.=20
Laut
formatting link
ist bei opensuse 11.4 von pcb die=20 Version 20100929 dabei. Da mag sich ein lokaler Build von den aktuellen= =20 Sourcen lohnen. Anfang des Jahres ist nach langer Entwicklungszeit die Unterst=C3=BCtzung von openGL dazu gekommen. Das bedeutet merkliche =C3= =84nderungen:
1) Die Hardwarebeschleunigung der Grafikkarte wird genutzt. Das GUI=20 wird deutlich fl=C3=BCssiger. Wieviel h=C3=A4ngt bringt, von den Umst=C3= =A4nden ab.=20 Das Verh=C3=A4ltnis der FPS liegt zwischen 1.5 und 10. Richtig relevant wird das erst bei gr=C3=B6=C3=9Feren Projekten mit dre= istelliger Zahl an Pins und Pads.
2) Mit OpenGL kann man die Tracks in tieferen Lagen hindurch scheinen s= ehen.=20 Anders als bei eagle und protel ist die Farbgebung an physikalischer=20=
Transparenz orientiert und nicht eine willk=C3=BCrlich ausgesuchte Farb= palette, oder gar Farben-XOR. Das macht das Arbeiten mit mehreren Kupfer-Ebenen = sehr intuitiv.
Selber kompilieren ist nicht besonders schwer. Die n=C3=B6tigen Befehle= =20 einschlie=C3=9Flich Download der Source:
/------------------------ git clone git://git.gpleda.org/pcb.git cd pcb ./autogen.sh ./configure make -j6 sudo make install \------------------------
Wenn das Configure-Script sich beschwert, m=C3=BCssen im Zweifelsfall d= ie *.h Dateien zum angemahnten Suse-Paket nachinstalliert werden. Bei Debian=20=
hei=C3=9Fen die Teilpakete *-dev.deb . Die Namensgebung mag bei Suse an= ders sein. Wenns hakelt, frag mich... =20
Das ist zumindest bei Eagle doch ganz genau so so.
Jedenfalls, wenn man es nicht explizit abgeschaltet hat oder Eagle keine hardwarebeschleunigte OpenGL-Schnittstelle vorfindet und deswegen die Transparenzeffekte von sich aus abschaltet.
Stimmt die Farben sind transparent. Wobei ich mir sicher binn, dass ich= =20 bei meiner letzten eagle-Session noch Farben gesehen habe, die eher an=20=
XOR der Farbinformation denken lie=C3=9Fen.=20
ine
Ah ja. Das kanns gewesen sein. Die letzte eagle-Session fand in einer Virtualbox statt. Da wurde sch=C3=A4tzungsweise keine Grafikbeschleunig= ung=20 simuliert.
Also in Bezug auf eagle und Transparenz nehme ich alles zur=C3=BCck und= =20 behaupte das Gegenteil.
VirtualBox kann seit einigen Versionen grafikbeschleunigte Hardware des Hosts für die Gastsystem bereitstellen, muß man nur händisch einschalten.
Zumindest mit Eagle funktioniert das auch problemlos. Von den diversen Linux-Desktops mit Graka-beschleunigtem eye candy kann man das allerdings nicht behaupten, die produzieren praktisch alle irgendwelche Darstellungsfehler, meist in Form von Bildschirmregionen mit ausgelassenen Updates. Praktisch unbrauchbar, aber zum Glück auch verzicht- und (noch) abschaltbar.
Naja, dazu müssen die Datenstrukturen erweitert werden und das hat Anpassungen an allen Ecken und Enden zur Folge. Wird wohl noch ein Weilchen dauern, bis das kommt.
/------------------------ Q6) Are their any plans for some sort of SChematic/Layout hierarchy or SUB-Circuits feature.
It will be possible to paste from a consistent board/schematic file pai= r into the current project by entering the file name in the PASTE command=
(i.e. "paste from file"). This will also be possible via drag&drop. That way you can easily and consistently fetch various pre-routed build= ing blocks into your project.=20 \------------------------
Das hei=C3=9Ft, eagle ist 20 Jahre lang _ohne_ die M=C3=B6glichkeit alt= e Layouts und Schaltpl=C3=A4ne zu recycln, daher gekommen? Grusel... Aber vermutlich gibt es daf=C3=BCr Scripte mit ulp-Scripten, oder?
Auch nicht per ulp - sofern mir bekannt. Man kann über die Zwischenablage Teile aus einem anderen Schaltplan in den neuen einfügen - aber ohne das verbundene Board (die Bauteile wurden dann einfach lose ins Board gepackt). Wenn man versucht hat, nur im Board zu kopieren (ohne den Schaltplan geöffnet zu haben), wurde man "belohnt" aufwenig wieder die Konsistenz herzustellen... ;-( Ist immer ziemlich komisch zu sehen, wo die Entwickler ihre Schwerpunkte setzen, man sieht, das da niemand richtig damit arbeitet.
Ja, war wophl eher fuer den Hobbybereich gedacht. Ich kann es nur nicht verstehen dass sie nach dem Verkauf an Farnell immer noch aehnlich verfahren wollen. Denn Farnell ist m.W. kein Hobbyladen.
Mit ULP geht so gut wie alles zu machen, aber eine Hierarchie kaum.
Eben. Es wurde aber explizit danach gefragt. Die am Thema vorbei gehend= e Antwort hei=C3=9Ft =C3=BCbersetzt: "Nein, machen wir nicht und werden w= ir auch in absehbarer Zeit nicht machen." Der Hintergrund ist d=C3=BCrfte sein, dass das einen massiven Entwicklu= ngsaufwand bedeuten w=C3=BCrde, der praktisch den gesamten Kern der Anwendung betr= ifft.=20 Vermutlich m=C3=BCssten die internen Datenstukturen komplett neu strukt= uriert=20 werden. Mit etwas Pech l=C3=A4uft das auf eine zweistellige Zahl an Ent= wicklerjahre hinaus. Das ist vermutlich deutlich mehr als das Management bereit ist,= zu=20 investieren.
ht
Orcad, oder Altium waren wohl zu teuer ;-) Wobei Altium gerade vor kurzem h=C3=A4nderingend nach Investoren gesuch= t hat. =20
Ich dachte dabei an das erst jetzt versprochene Copy-Paste.
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.