Logik: digitale Teilung

Das w=E4re die Variante mit AHC590:

Problem ist aber, den AHC590 gibt es nirgends. HC kommt nicht in Frage, da er zuviel rauscht :-(

Dann muss man das mit anderen Chips machen. Die 2.8224MHz kannst Du ueber einen 74AC74 bekommen. Selbige dann nochmal durch 64 teilen und schon sind die 44.1kHz da. Diese Teilung durch 64 erfordert nochmal drei

Oder nimm fuer die ganze Chose zweimal 74AC161, wenn Du die bei Euch irgendwo schnell bekommen kannst.

In article , Joerg writes: |> snipped-for-privacy@gmx.de wrote: |> > Das wäre die Variante mit AHC590: |> >

Warum eigentlich nicht die LVC-Variante? Hat bei 3.3V noch schnelle Flanken und verträgt auch 5V...

Wobei ich mir sowieso nicht ganz sicher bin, ob die Anforderung "alles synchron" unbedingt sein muss. Wenn man da nicht mit der Flankenrichtung von SCLK aufpasst, kann gerade das mit der Synchronität von SCKL und LRCK ganz schnell in die Metastablität führen und schöne Voodoo-Effekte beim Handauflegen verursachen... Bei der asynchronen Lösung merkt man es sofort oder es fällt nie auf ;-)

MEIN FEHLER. "AC" kommt nicht in Frage, weil die Serie zuviel rauscht. Sorry!

n und

Ganz einfach: ich habe nirgends im Netz nur einen Hinweis auf die Existenz eines 74LVC590 gefunden :-)

chron"

fpasst,

ie

ursachen...

-)

Bleibt wohl nur: Prototyp-Basteln und beten/messen?

Wenn AC schon zuviel rauscht, dann musst Du wohl tatsaechlich auf PECL wechseln. Das geht allerdings ins Eingemachte. Die andere Alternative waere PLL, aber auch dafuer braucht man Teiler. Oder etwas programmierbares von Analog Devices heraussuchen, vor dem Blick auf die Preisspalte aber zur Sicherheit erst hinsetzen.

Hast Du das Phasenrauschen denn schon einmal gemessen? War die Versorgung dabei auch astrein?

und

synchron"

aufpasst,

verursachen...

Beten hilft immer, aber fuer Flankensteilheiten habe ich das noch nicht getan ;-)

Voodoo-Effekte wird es kaum geben, denn 11MHz und erst recht Deine Ausgabefrequenzen sind fuer AC, LVC, AUC, AUP und sonstwelche moderne Logik so langsam, dass sich zwischen zwei Taktzyklen ein Spinnengewebe bilden koennte.

Noch ein Nachtrag zum Phasen-Jitter: Man kann einen langsameren Teiler nehmen und dann jedes Ausgangssignal mit einem schnellen Register, welches am Master Clock haengt, nachtakten. Dann faellt nur noch der Jitter des Master Oscillators und dieser Register ins Gewicht.

Ich glaube, das Problem ist nicht so sehr das Rauschen, wie ich gesagt habe, sondern die EMI-Probleme, die bei zu schnellen Geschwindigkeiten auftreten.

Bislang habe ich alles nur nachgelesen, nichts gebastelt. Aber ich hoffe, dass eine gute Planung die halbe Miete ist.

Hmm, das hat jetzt aber nichts mit Rauschen zu tun. EMV muss man mit gutem Gehaeuse und geschicktem Layout in den Griff bekommen. Heutzutage gibt es viel schnellere Sachen als AC oder LVC Logik. Selbst PECL wird von manchen Prozessor schon abgehaengt.

Also sowas wie einen 74xx374 dahinterh=E4ngen ?

Ja, und die gibt es auch als AC.

|> Voodoo-Effekte wird es kaum geben, denn 11MHz und erst recht Deine |> Ausgabefrequenzen sind fuer AC, LVC, AUC, AUP und sonstwelche moderne |> Logik so langsam, dass sich zwischen zwei Taktzyklen ein Spinnengewebe |> bilden koennte.

Och, ich könnte da stundenlang von Voodoo erzählen ;-) Es geht nicht darum, was zwischen den Taktflanken passiert, das ist in der Tat langweilig. Es geht hier darum, welche Signale zu was synchron sein sollen und was der ADC an Setup/Hold zu seinem Mastertakt bzw. Bittakt haben soll.

Je nach Wandler (wurde der in dem Thread erwähnt?) kann der Mastertakt der Sampletakt für SCLK/LRCK sein. Kann aber auch sein, dass nur eine Flanke von SCLK den LRCK und SDATA qualifiziert. Wenn SCLK und LRCK synchron aus einem Zähler rauskommen, wird das ein Lotteriespiel, weil sich beides gleichzeitig ändert. Andere Leute machen mit dem Prinzip eine Demo für Metastabilität...

ECL rauscht mehr als HC, AC, VHC oder 74F. Das schlimmstmögliche auf dem Sektor war Motorolas Mosaic3-Prozess. Große Bandbreite bedeutet nicht weniger Rauschen, sondern mehr, weil man das Rauschen von DC bis zu vielen GHz aufintegrieren muss um den Jitter zu erhalten. Überhaupt sieht man überall Jitter ohne Bandbreitenangaben, das ist total bekloppt.

PECL ist besonders ungünstig, weil das Referenzpotential dann die positive Versorgung mit +3.3....5.2 Volt ist, und die ist schwerer sauber zu halten als die Masse.

Eine langsame risetime bedeutet noch lange nicht, dass die Flanke dauernd hin & herwabert.

Völlig überzogen für Div. durch eine kleine Integerzahl.

Für die paar Einzelstücke, das ginge doch im Porto unter. Ist eh nicht sinnvoll.

Siehst Du völlig richtig. Versuche nix zu bauen, was Du nicht messen kannst. Glücklicherweise sind im Context von rauscharmen Oszillatoren die meisten Messprobleme leicht auf NF rückführbar.

Scheinheilige Frage. Als ob man das Phasenrauschen eines halbwegs ordentlichen Quarzoszillators mit einem Spektrumanalyzer oder sowas simplen messen könnte.

Zumindest für die 1. Iteration. :-) Ich habe schon ein paar Iterationen verbraucht. :-(

Wenn Du noch mehr lesen willst:

oder auf nach den Publikationen von F.L. Walls suchen

oder auf die Appnotes von U. Rohde. Seine Bücher haben leider schockierende Preisschilder. Ist halt so bei Wiley. Sind aber bei amazon.de zu bekommen. Einiges gibt's als .pdf.

Oder das TimeNuts-Archiv:

Gruß, Gerhard

Nun ja, korrektes Einhalten des Timing hatte ich hier eher zu den Selbstverstaendlichkeiten gezaehlt. Wobei das selbst in Datenblaettern nicht imemr stimmt. O-Ton eines App-Ingenieurs: "Dann nehmen sie eben die andere Flanke, wenn's damit funktioniert."

Versorgung

Geht praktisch nur ueber 2nd Plane. Und selbst dann muss man noch aufpassen, dass nicht doch das Handy da reinpfeift.

sinnvoll.

Och, man koennte zumindest die Linienbreite einer Flanke aufdroeseln. Dazu reicht ein schnelles Scope. Aber es hat sich ja nun rausgestellt, dass Lars-Daniel nicht das Rauschen fuerchtet, sondern die EMV.

Ansonsten ist es nicht trivial, geht aber. Man muss nur einen ruhigen Ref Oszillator haben:

Und als Referenz einen der "=FCblichen" Me=DFsender ;-)

--=20 mfg hdw

Mit den üblichen guten Meßsendern kommt man bei Quarzoszillatoren auch nicht weit. (HP8662A, , R&S SMHU etc). Sie haben eben den Nachteil, dass sie abstimmbar sein müssen, und ihr Resonator hat bei weitem nicht die Güte eines Quarzes.

Das Einfachste ist, den Oszillator 2 mal aufzubauen ( als REF und als Messobjekt) und die Annahme zu treffen dass sie beide gleich gut sind. Alternativ kann man behaupten, dass einer der beiden überirdisch gut ist und der andere alle Sünden konzentriert hat. Man verschenkt dann eben 3 dB bei den interessanten Zahlen, aber der worst case stimmt ungefähr.

Mit 3 Oszillatoren, die paarweise gemessen werden werden kann man auch noch herausbekommen, welcher der 3 gut oder weniger gut ist. (3 cornered hat, siehe F.L.Walls)

Das meiste ist NF-Technik ud nicht unbedingt teuer, aber eben viel sorfältige Arbeit.

Gruß, Gerhard

"Wer will klares Wasser haben, der muss tiefe Brrrrunnen grrrraben..."

Rammstein, Rosenrot

, dass

e G=FCte

Man k=F6nnte die obigen Me=DFsender mit dem 8640B auf ihr Rauschverhalten=

messen ;-)

Und das Ref. Signal durch ein schmalbandiges Quarzfilter schicken.

Und selbst da soll es ja schon hapern. Gute NF-Technik ist durchaus nicht so trivial vie oft dargestellt-

Oder ein Wodkadestille anboren.

--=20 mfg hdw

Wenigstens ehrlich ;-) Je nach Protokoll (I2S, etc.) ist das aber auch wirklich nur noch zum Rumprobieren...

Der OP sollte sich das Timing der Flanken jedenfalls nochmal ganz genau anschauen, damit er nicht in solche Effekte rennt. Bei I2S erfolgt die Änderung des Wordclocks und der Daten mit der steigenden SCK-Flanke und das Sampling mit der fallenden. Da würde ein normaler Aufwärtszähler direkt angeschlossen zB. nicht gehen...