Ich hab mal das Ganze (mit dem jetzt angedachten LT1371, jetzt sogar
500Khz) mal durch LTspice laufenlassen, das in der Disziplin wohl recht realistisch sein soll:
formatting link
Sieht doch stabil aus?
Zumal es mir neu wäre, dass ein Currentmode Regler eine maximale Induktivität hätte, bis zu der er funktioniert. Eine minimale gibt es, bedingt durch die Instabilität bei Tastverhältnissen größer 0,5 (ohne Slope Compensation, mit solcher liegt die Grenze eben höher, aber es gibt sie auch). Große L verringert halt den Brummstrom, und damit auch die Brummspannung am Ausgang, und reduziert auch den Spitzenstrom am Transistor (wichtig, wenn man an der oberen Grenze des ICs arbeitet)...
Gruss, Robert
Didn't find your answer? Ask the community — no account required.
R
Robert Obermayer
Zu früh abgeschickt:
formatting link
als Betriebsfall bei maximaler Last und minimaler Eingangsspannung. der vorherige war bei durchschnittlicher Eingangsspannung. Auch hier wird die Sollspannung (die gewünschtermaßen leicht unter 12V liegt) problemlos und stabil erreicht. Auch 5,0V gehen noch.
Gruß, Robert
J
Joerg
Ich habe zu deutschen Zeiten mal einen auslaendischen Kunden zum Koelner Dom gefuehrt. Wir hatten gerade vorher beim Koelsch den Zeitplan besprochen. Er: "Wie lange hat denn der Bau selbst gedauert?" ... "Och, die haben den Zeitplan um nichtmal 150 Jahre ueberschritten" ... Heftiges Schlucken :-)
Den Feedback Pfad und so auf der Rueckseite kann man schlecht erkennen, aber im Prinzip sollte das fluppen. Mach noch zumindest je 100nF keramisch an Ein- und Ausgang.
Hast Du rabiate Lastwechsel simuliert? Dabei gibt's die meisten Ueberraschungen. Mit den LTC Vorgabewerten fuer die Kompensation geht's aber normalerweise. Einmal allerdings nicht ...
Email geht gerade parallel raus. Ist aber riesig fett weil es nur mit hoher Aufloseung einigermassen lesbar wurde. Diese Manuals von frueher lassen sich nicht gut einzulesen. Du musst beinahe auf dem Scanner-Glas stehen dass es fokussiert.
Einfach durchklingeln?
Gruesse, Joerg
http://www.analogconsultants.com/
"gmail" domain blocked because of excessive spam.
Use another domain or send PM.
J
Joerg
Gut 3A durch den internen Schalttransistor? Das ist aber ein heisser Reifen. Da in der Gegend liegt dessen Betriebsgrenze.
Gruesse, Joerg
http://www.analogconsultants.com/
"gmail" domain blocked because of excessive spam.
Use another domain or send PM.
R
Robert Obermayer
Jetzt nochmal update nach Fertigstellung des Layouts, Dateiname blieb. Diesmal den Bottomlayer nochmal alleine daneben.
Änderungen: GND-Pin und Tab jetzt direkt vebunden (will das Datenblatt wohl), und die FB/Vc Komponenten haben jetzt ihre private, direkt an den GND-Pin angebundene Masseinsel, in die hoffentlich keine auf der GND-Plane fließenden Ströme reinstören. Dafür geht die Vin zum LT jetzt über 2 Vias, aber so groß sind die Ansprüche ja nicht? Direkt neben dem VIN-Pin gibts 100n nach GND.
Das Zeug rechts unten ist zwar relativ störunempfindlich, geht das so, sollte man lieber etwas GND dazwischen legen als Schirm, oder koppelt so ein Schirm eher mehr Mist in den GND ein?
100n am In und Out kleb ich dann noch hin, wenn die was bringen sollten.
Die Vc-Komponenten werd ich vermutlich eh noch am vollendeten Prototyp überprüfen und optimieren, da trau ich der Simulation (nach der es gut aussieht) nicht unbedingt ganz.
Da hab ich noch einen guten alten Scanner (Umax irgendwas mit SCSI), der dank kräftiger Lampe und guter Optik auch in 2cm Entfernung zum Glas noch brauchbare, scharfe Bilder liefert. Optimal, um eine bestückte Platine zu scannen. Die neueren Modelle mit CMOS-Sensor ohne richtige Optik sind da echt unbrauchbar.
Wenn ich wüsste, welche Spannungen das Teil überhaupt sehen möchte... Auf der Platine steht wie zu erwarten rein gar nix, die Elko-Werte geben allenfalls eine Obergrenze vor.
Gruss, Robert
J
Joerg
Das ist schon ok mit den Vias, und 100nF direkt am Chip ist sehr gut.
Mache auch einen Copper Pour unter L2, z.B. die U_in Plane etwas um den Vsw Knoten rumspuelen lassen. Die DR127 sind zwar relativ gesittet, haben aber dennoch einen ziemlich breiten Spalt mit Epoxy drin (obendrauf). Sonst spukt Dir das in die Leiterbahnen darunter. Ebenfalls in Richtung Pin 1 etwas Pour setzen. Macht auch die EMV etwas besser und kost nuescht.
Normalerweise stimmen die Modelle bei LTC ganz gut. Bei den neueren Komparatoren wie LT6700 allerdings nicht, da muss man fein aufpassen (das blaue Auge ist noch nicht ganz verheilt). Jedoch: Die Muster Jigs von LTC sind manchmal nicht durchoptimiert. Ich hatte mal eines da setzte ich einen dicken Lastwechsel hinter und der zischte beim loslassen mehr als 1V ueber das Ziel, das haette einige ICs gefetzt. Die Kompensation musste gehoerig geaendert werden. Doch das kannst Du auch noch nach dem Layout, sind ja nur Bauteilwerte. Ich sehe auch stets eine Kondensator-Position ueber dem oberen FB Widerstand vor (der von FB zu U_out geht). Man weiss ja nie. Wenn man den nicht bestueckt frisst er auch kein Brot.
Allerdings nochmal der Wink mit dem Zaunpfahl: In Deiner Sim ging das im Normalbetrieb schon deutlich ueber 3A Spulenstrom. Das ist beim LT1371 laut Datenblatt nicht mehr garantiert. Es sei denn "R" hiesse Rallye-Version :-)
Tja, das ist beim Brother MFC hier nur eine LED-Zeile. Dafuer kann er aber Farbbilder einlesen dass es eine Wonne ist.
Wenn Du wirklich nichts dazu findest hilft nur Reverse Engineering. Den Schaltplan aufnehmen und sehen was so in etwa passen wuerde.
Gruesse, Joerg
http://www.analogconsultants.com/
"gmail" domain blocked because of excessive spam.
Use another domain or send PM.
R
Ralf . K u s m i e r z
X-No-Archive: Yes
begin quoting, Joerg schrieb:
Ist ja nun auch hemmungslos gelogen: Wenn's mal bloß 150 Jahre gewesen wären...
Würde mich mal interessieren, ob derartige Kirchenbauten eigentlich wirklich versackt sind und ganz aufgegeben wurden - auf Anhieb fällt mir keiner ein.
Gruß aus Bremen Ralf
R60: Substantive werden groß geschrieben. Grammatische Schreibweisen:
adressiert Appell asynchron Atmosphäre Autor bißchen Ellipse Emission
gesamt hältst Immission interessiert korreliert korrigiert Laie
nämlich offiziell parallel reell Satellit Standard Stegreif voraus
J
Joerg
Ja, es waren wohl realistisch ueber 200 Jahre, aber ich wollte ihn nicht in einen Schock versetzen :-)
Ein anderer Dom im Osten (Dresden?) hatte auch so eine lange Bauzeit.
Mir auch nicht. Gemeinden sind beharrlich. Wir fangen auch gerade eine Sammlung an fuer den Neubau eines Schulgebaeudes. Kann in der derzeitigen Wirtschaftslage zaeh werden, dann zieht sich das u.U. ueber
4-5 Jahre raus. Aber es wird gebaut, das ist beinahe so sicher wie das Amen in der Kirche.
Frueher (ganz, ganz frueher) wurde das alles zentral von Rom aus geleitet und ueberwacht. Da fiel nix an Projekten durch die Ritzen.
Gruesse, Joerg
http://www.analogconsultants.com/
"gmail" domain blocked because of excessive spam.
Use another domain or send PM.
W
Winfried Salomon
Hallo Robert,
Robert Obermayer schrieb:
ich habe mir die Simulation noch mal genauer angesehen und mein Pspice-Modell etwas verbessert, erweitert um Softstart und Current Limit, auch Verluste. Ich habe 2 Varianten untersucht, einmal eine mit einem L= 1.4 uH und einem ILmax= 5A, wie ich es aus meinen Gleichungen herausbekomme. Diese Gleichungen stammen aus uralter Zeit und ob ich mich damals vertan habe, bleibt dahingestellt, ich konnte einfach keine Berechnungsgrundlage finden. Die Regelung ist ein schneller modifizierter Integrator mit TL071, halbwegs auf Geschwindigkeit eingestellt. Das Simulationsergebnis sieht so aus wie erwartet, bei Lastwechseln zwischen 33 mA und 1.2 A springen die 12 V um ca. +-0.2 V, Ausregelzeit ca. 70 uS. dies läßt sich sicher noch verbessern.
Die andere Variante ist die, die Du angegeben hast mit L=15 uH. Dabei ist mir dann klargeworden, daß die beobachtete Instabilität auf die Regelung zurückzuführen ist. Wenn ich die entsprechend anpasse (langsamer mache), komme ich auf mit Deiner Simulation vergleichbare Ergebnisse. Die Vorteile, die Du angesprochen hast, sind sicher richtig. Einen Nachteil hat diese Variante aber, wie Joerg schon ansprach, bei Lastwechseln habe ich hier Spannungsschwankungen +1.3 und -4 V, Ausregelzeit ca. 4 mS, also dramatisch.
Anscheinend gibt es wohl in Abhängigkeit des L sich sehr unterschiedlich verhaltende Varianten. Mit kleinem L kippt die Regelung bei zu großer Belastung in einen instabilen Zustand.
Für große L habe ich gerade auch noch eigene Berechnungsgrundlagen gefunden, bei L=15 uH komme ich auf ca. Ilmin= 2.4 A und ILmax=2.8 A,
0.4 A weniger als simuliert. Der Nachteil hier ist die langsame Regelung.
Die Berechnung war ziemlich schwierig, vor allem gibt es da verschiedene Betriebsmodi, aber interessant ist es mal das mit Spice zu testen, das gab es damals nicht, analytische Lösungen waren gefragt ;-). Bei Deinem ursprünglichen Problem käme auch eine ungünstig dimensionierte Regelung in Betracht, sonst hätte ich bezüglich der Instabilität keine Idee, höchstens ständiges Anstoßen an Current Limit.
mfg. Winfried
K
Kai-Martin Knaak
Es wird wohl häufiger so laufen, wie in der Nikolai-Kirche von Eckernförde: Die Stadt wuchs und gedieh, und mit ihr die Gemeinde. Auf einen Schlag eine neue, größere Kirche zu bauen, war zu teuer, also war der Plan, Schritt für schritt vorzugehen. Als erstes sollte das Hauptschiff durch ein breiteres ersetzt werden, dann der Altarraum und zuletzt der Turm. Als das größere Hauptschiff gerade fertig war, brach der dreissigjährige Krieg aus. Schleswig-Holstein wechselte mehrfach den Besitzer und die Wirtschaft lag am Boden. Also blieb der zweite Bauabschnittfür den Altar erstmal liegen -- bis heute.
An der Stelle, wo der größere Altarraum anschließen sollte, hat man die Ziegel nicht zu einer glatten Wand verfügt, sondern in jeder zweiten Reihe eine Lücke gelassen. So hätte man ohne viel Aufwand weiter mauern können. Der Turm auf dem Dach des Hauptschiffs macht den Eindruck eines Reiters. Tatsächlich ist es die Spitze des alten Turms.
Insgesamt ergibt sich dadurch eine Kirche mit einem für das Hauptschiff recht kleinen Altarraum und einem Turm, der in das Gebäude integriert ist. Aus heutiger Sicht ist das eine gute architektonische Lösung zu der es keinen Bedarf einer Änderung gibt. Es war nur nicht ganz so geplant.