Logik realisieren

"Harald Wilhelms" schrieb im Newsbeitrag news: snipped-for-privacy@h48g2000cwc.googlegroups.com...

Das duerfte der sein:

abgesehen von Selbstbau (Willepro etc.).

Vor Allem Zeit! Du kannst AFAIK noch immer alle EPROMs mit 50ms Puls/Byte programmieren. Also kann ein poor man EPROM programmer mit mehreren DIP-Schaltern, einem Taster, einem Monoflop (50ms) und einem einstellbaren Netzteil für die Programmierspannung gebaut werden. Wer es komfortabler will, kann die Adressleitungen via Zähler und die Daten- leitungen via Latch mit dem Druckerport ansteuern.

Scheinbar nicht. Ich hatte bei 1-2 Megabit-EPROMs schon mehrfach den Fall, daß die bei 50ms-Pulsen hinterher zu viele Bits auf 0 programmiert hatten - mit 1ms oder quickpulse (wie im Datenblatt vorgegeben) funktionierten die einwandfrei.

cu Michael

Hallo Thomas,

Wie Du selbst schon sagest, ist programmierbare Logik die beste Loesung fuer Dein Problem. Allerdings sind die hier erwaehnten PALs/GALs eher Steinzeit. Du kannst damit zwar programmierbare Logik "studieren", aber fuer den Einsatz in echten Schaltungen sind die Dinger noch unhandlicher als TTL Chips.

Fuer Dich als Einsteiger ist es genauso schwer/leicht, modernere Bausteine zu erlernen. Nur mit dem Effekt, dass Du dann nicht nochmal umsatteln musst, wenn Du tatsaechlich echte Schaltungen bauen willst.

Deshalb rate ich vehement von den 16V8 Teilen ab!

Vielmehr empfehle ich den Einstieg in "in-circuit" programmierbare Bausteine, am besten mit JTAG. So ein Programmier-Kabel kannst Du fuer den Parallelport selbst bauen ("Wiggler" oder besser Xilinx Parallel-3, Schaltplaene sind im Internet). Bei den Bausteinen selbst teilen sich die Meinungen, aber die Xilinx Coolrunner CPLDs sind einen Blick wert. Den Einstieg in die Xilinx ISE Toolchain ("Webpack" Edition kostenlos im Internet) zu machen lohnt auch fuer spaetere grosse Projekte.

Du solltest auch beachten, dass Du Dein Problem evt falsch angehst. Du hast nicht erlaeutert, wozu Du die Signale brauchst. Evt laesst sich der Bedarf durch Verwendung anderer Bauteile vermeiden oder reduzieren. Oder Du kannst den Teil, den Du mit den Signalen versorgen willst, in das CPLD mit integrieren und somit eliminieren.

Fazit: ein 16V8 kennenzulernen und tatsaechlich zu programmieren kostet genausoviel Geld, Zeit und Gehirnschmalz wie ein modernes Coolrunner CPLD. Also wozu in die Steinzeit investieren?

Hallo Marc,

Ok.

Das w=E4re der eigl. Sinn der Sache sich =FCberhaupt einzuarbeiten.

4 ICs (genauer SPDIF-Receiver) haben ein Error-Pin und haben als (f=FCr das Problem relevanten) Input ein Master/Slave-Pin. Genau einer dieser Receiver soll Master sein, die anderen Slaves. Master soll immer der mit der kleineren Nummer sein, dessen Error-Pin auf false ist. Also falls IC1 und IC2 beide keinen Error haben (also ein g=FCltiges SPDIF-Signal anliegen haben, also genauer dessen PLL drauf syncronisert ist) dann soll IC1 und nicht IC2 Master werden. Soweit so gut. Aber das Umschalten soll nur dann erfolgen, wenn der jeweilige Master auf Error geht. Ist also IC2 Master und IC1 auf Error dann ist logischerweise IC2 Master. Bekommt jetzt pl=F6tzlich IC1 ein Signal und geht auf Nicht-Error, dann soll trotzdem IC2 weiterhin Master bleiben. Erst wenn IC2 auf Error geht soll IC1 tats=E4chlich Master werden. Sofern er immer noch auf Nicht-Error steht nat=FCrlich. Wenn ich die Logik mit 74HC realisere dann komme ich auf ca. 10ICs (Mehrfach-AND, -ODER, -Inverter, -Latch-Register).

Die Bastell=F6sung (IC1 hart auf Master und Rest Slave) ist bei mir erfolgreich im Einsatz. [1] F=FCr einen Nachbau m=F6chte ich das gerne wie oben beschrieben aufbohren und so professionell gestalten, dass es kommerziell verwertbar w=E4re. [2]

Die richtige Luxusl=F6sung w=E4re unzweifelhaft die mit einen Microcontroller. Und ehrlich gesagt, =FCberlege ich mir ersthaft diese L=F6sung, einen PIC mit drauf zu bauen. Zumal die SPDIF-ICs ja auch einen Softwaremode haben, eben genau daf=FCr.

[1] Genaugenommen hat auch die jetzige L=F6sung schon so eine =E4hnliche abgespeckte Logik. Leider funktioniert diese nicht, da sie von der irrigen, aber erst experiementell herausgefundenen, Annahme ausgeht, alle ICs k=F6nnten Master sein sein. Leider sind die SPDIF-Signale, obwohl Wordclockm=E4ssig synchronisiert, nicht synchron genug um von ADAT-Optogen zusammengewuschtelt zu werden. in weiser Voraussicht hatte ich aber die M=F6glichkeit vorgesehen per Jumper die Sache wie beschrieben hart zu verdrahten. [2] Praktisch wird es nat=FCrlich kein kommerzielles Produkt werden. Aber ich m=F6chte mich nicht blamieren wenn ich Eagle-Files oder gar fertige Boards an andere weitergebe.

Hallo Thomas,

Bei dieser Problembeschreibung sind PIC & Co die beste Loesung, zumal Du damit schon Erfahrung zu haben scheinst.

Ich sage das speziell weil Deine Anforderung zwar supersimpel ist, aber sich nicht gut in die Arbeitsweise von Logik einpasst. Du hast keinen Takt, also muessen die 4 Error-Signale als Takt herhalten. Du hast also 4 Takte, und wahrscheinlich auch noch mit superschlechter Qualitaet (OC Output mit Pullup vielleicht?).

Das nennt man asynchrone Logik, und die verursacht leicht Kopfschmerzen

- besonders fuer Anfaenger. Typisches Symptom einer "unsauberen" Programmierung waere dass die Schaltung meistens funktioniert, selten jedoch nicht. zB koennte nach einem Stromausfall gar kein Master zugewiesen werden, weil die Geraete an derselben Steckdose haengen und "gleichzeitig" hochkommen. Wenn die Logik dann mit den beinahe gleichzeitig schaltenden Error-Eingaengen nicht zurechtkommt, ist die Freude nicht gross.

Mit einer Software-Loesung im PIC kann das nicht passieren. Die robuste Funktion ist auch fuer Anfaenger leicht zu garantieren. Zudem kannst Du vielleicht sogar noch LEDs ansteuern etc.

Gruss, Marc