Dimensionierung Antialiasing-Filter

Hallo Ruediger,

Ruediger Klenner schrieb:

zu Kalman kann ich nichts sagen, damit habe ich mich nicht beschäftigt, aber rekursive und nichtrekursive Filter werden da optimiert, wir haben bei weitem nicht alle Möglichkeiten genutzt.

Das Handbuch ist von '89, schon länger her.

Das mit dem indischen Algorithmus kannte ich noch nicht, der Falcon macht's im CSD-Code, also +-1 und 0. Danke für den Hinweis, ich werde mal drüber nachdenken, ob das in FPGA Vorteile bringt.

Was meinst Du mit laufzeitstabil? Kenne den Begriff nicht, mir fielen da nur große und kleine Grenzzyklen ein.

Nein, mit S-Parametern hat das nix zu tun. Bei _rekursiven_ Filtern und Strukturen hat man durch die begrenzte Wortlänge der Multiplizierer und den Abbruch des Ergebnisses Quantisierungsrauschen drin. Dieses wird endlos zurückgekoppelt und kann sich zu einer endlosen Schwingung zum Oszillator aufschaukeln, was es leider fast immer tut.

Durch Übersteuerung (Überlauf des Zahlenbereiches nach oben) können die Addierer noch große Grenzzyklen hervorrufen, die sich wegen der Amplitude dann katastrophal auswirken, bei uns ist das in den Übungen drin und was man dagegen tun kann.

Jedenfalls steckt da so einiges an numerischen Effekten drin, was man sich vorher nicht unbedingt vorstellen kann.

mfg. Winfried

Hallo Winfried,

Schade. IIRC hatte das unserem Institut in Aachen einiges an Mitteln eingebracht. Einer der Auftraggeber liess den daran beiteiligten hin und wieder auch mal westfaelischen Korn zukommen. Das war natuerlich immer sehr willkommen :-)

Berkeley hat das damals richtig gemacht. So wie andere Unis hier, z.B. Missouri-Rolla mit den EMC Lab Routinen. Nicht-kommerziell ist ja in Ordnung, solange man es probieren und hinterher ueber die finanzielle Seite einer eventuellen kommerziellen Nutzung miteinander reden kann.

Gute Richtung, das geht fast nur in Unis oder finanzstarken Firmen. Demnaechst probiere ich auch ein ganz klein wenig in die Richtung, aber mit einem Fertigprodukt, Icom R1500. Leider rueckt der Hersteller die Control Codes nicht heraus, was fuer mich voellig unverstaendlich ist. Denn man koennte sie ziemlich rasch ans Tageslicht bringen, indem man ein digitales Scope an den USB klemmt. Kostet aber Zeit.

Schon zu meiner Zeit war es nicht mehr so einfach, eine anspruchsvolle Hardware-Arbeit zu finden. Doch nach 30-40km Radeln von Institut zu Institut hatte ich eine gefunden.

Bei BSIM ist allerdings ziemlich schnell Ende der Fahnenstange mit einigen Spice Varianten. Selbst mit PSpice bin ich dabei schon steckengeblieben und HSpice war uns zu teuer.

Bringt das mittelfristig noch Vorteile? Wenn die Wortlänge der Multiplier vorgegeben ist wie in einem typischen DSP, dann kann man nur durch Minimierung der Zahl der MultiplierAccus noch was gewinnen.

Und gegen DSP48-Blöcke und dergl. in FPGAs kommt man mit Eigenkonstruktionen aus slices auch nicht mehr an. Wenn ich aber erst mal DSP48 nehme, ist 10 oder 16 Bit auch egal.

OK, full custom chips sind was anderes.

Gruß, Gerhard

Joerg schrieb:

Damit klappt das schneller als mit dem digitalen Scope. Das zeichnet dir sauber alles auf was über den USB geht, schön in einzelne Pakete zerlegt.

Jan

"Winfried Salomon"

Würde mich interessieren, wenn es klappt, nur aus Neugier.

In meinem rasch Dahingetippselten letztens war temp zu klein angegeben, muss die Breite von a haben, ausserdem muss man vorher auf Null testen sonst endlessloop; die beiden Fehler sind sicher aufgefallen :)

Ich setze den indischen Algorithmus gerne in Software ein, meist wenn ich mal ne schnelle Skalierroutine brauche. (Test auf Registerswap und Test auf Zero kann man koppeln, nur die richtigen flags (C,Z) auswerten)

Ah, verstanden.

Oh, kann ich mir gut vorstellen, dass da Löwen lauern...

Auch ohne 'technische Unterstützung' durch Quantisierungsrauschen u.s.w. gibts u.U. schon rein mathematisch einiges an Überraschungen; aus meiner Beschäftigung mit moving average Filtern ist mir noch der Slutzky-Yule Effekt in Erinnerung... da entstehen in einer vorher zyklenfreien Zeitreihe (also keine harmonischen Anteile, sin/cos) nur durch den Glättungsfilter harmonische Anteile (ja, durch den simplen, allseits bekannten moving average Glättungsfilter mit gleitendem Stützbereich).

Tschja, hic sunt leones :)

Hallo Jan,

Danke, wollte gerade nach aehnlichem fuer RS232 gucken. Ich haette es vermutlich mit dem Logik Analysator gemacht, aber das Dingen ist ziemlich laut und die Huette wird warm.

Kann man denn bei dem Programm sicher sein, dass es "clean" ist?

Hallo Gerhard,

WDF sind eher fuer Prozessoren gedacht, die gar keinen HW Multiplier besitzen. Wenn entweder die Dollars fuer einen DSP nicht drinliegen oder der recht rabiate Stromverbrauch dieser Dinger nicht ins Konzept passt. Letztes Jahr hatte ich mal fast so ein Projekt. Es ist aber mangels VC Kapital nicht von der Startrampe gekommen. Ja, so etwas passiert selbst im Land der unbegrenzten Moeglichkeiten :-(

Man kann WDFs ganz gut mit DOS Routinen rechnen. Der Trick ist bei schmalbandigen Sachen das Zerlegen in Teilfilter verbunden mit moeglichst fruehzeitigem Takt-Dezimieren, besonders wenn nicht allzuviele MIPS zur Verfuegung stehen.

Neu, vielversprechend / instant-classic, noch nicht lieferbar, $75 : Rick Lyons "Streamlining Digital Signal Processing" Wiley/IEEE 2007

Zusammenfassung der Reihe "DSP Tips & Tricks" im IEEE Signal Processing Magazine die meist recht lesenwert war.

MfG JRD

Joerg schrieb:

Portmon von

Wie meinst Du das?

CU Christian

Christian Zietz schrieb:

Ob es nicht auch eine NSA-Backdoor hat wie Windows. :-) Oder für ihn noch schlimmer: Eine KGB-Backdoor.

Gruß Henning

Hallo Gerhard,

Gerhard Hoffmann schrieb:

in einem DSP sicher nicht, der macht doch normalerweise eine MAC-Operation (multiply and accumulate) in 1 Takt.

In FPGAs sind oft fertige Multipiziererbänke drin (18X18 Bit, Virtex 2 oder so), aber solange man nur Koeffizientenmultiplizierer braucht wie in Filtern, so kann man die durch wenige Shift and Add ersetzen. Wie man das dann mit möglichst wenig Gatterlaufzeit realisiert, ist auch noch so ein Punkt.

mfg. Winfried

Hallo Henning,

Danke, Christian, kam nicht mehr drauf. Das letzte Mal musste ich so etwas unter DOS machen, um jemandem zu helfen, der seine RS232 nicht hinbekam und meine Logix nicht mitschleppen wollte.

Hat Windows eine NSA Backdoor? Das wuerde mir nichts ausmachen, ich meinte eher Malware, Adware, Spyware und so.

Joerg schrieb:

Ich hasse diese "*Ich* habe ja nichts zu verbergen"-Mentalität.

Portmon kommt mittlerweile von Microsoft und was den USB Snooper angeht: Wenn Du dem Binary, das auf Sourceforge bereitsgestellt wird, nicht traust, kannst Du auch den Quellcode nehmen, inspizieren und selbst compilieren.

CU Christian

Hallo Christian,

Das heisst ja auch nicht, dass ich es gut finde. Nur wird es mir keine schlaflosen Naechte bereiten ;-)

Dazu waere ich nicht Programmierer genug. Portmon muesste es hier schon tun, da meine Geraete bisher RS232 ueber eine virtuelle RS232 benutzen. Bis auf das Scope beim Screen Dump, welcher nicht in der Programmieranleitung beschrieben ist. Ansonsten benutzt auch das COM6 ueber USB.

Wobei sowohl DSP als auch FPGA in Sachen Energie ziemliche Schluckspechte sind.

Hallo Ruediger,

Ruediger Klenner schrieb:

so auf den 1. Blick sieht es wie eine Variante von Shift and Add aus, muß noch drüber nachdenken, ob es grundsätzlich anders ist.

Ich habe es mir noch nicht genau angesehen, aber es ist gespeichert. Wenn diese Methode bei uC Taktzyklen sparen hilft, ist sie sicher interessant.

Moving average ist doch nichtrekursiv? Den Slutzky-Yule Effekt kenne ich leider nicht. Wenn ich mich recht erinnere, so werden aber schon bei der Quantisierung direkt nach dem Abtaster (AD-Wandler) harmonische Störungen erzeugt, wenn man nicht rundet( nearest integer), sondern abbricht. Bei einem realen AD-Wandler dürfte das aber nicht passieren, da der IMHO von Natur aus "nearest integer" machen müßte. Wenn Du bei moving average bei einem Rechtsshift Bits aus dem Akkumulator rechts herauswirfst, so könnte das die Erklärung sein.

Das Runden selbst ist mathematisch gesehen auch problematisch, weil unsymmetrisch, denn zwischen 1 und 9 ist die 5 genau in der Mitte. Es wurde in meiner Schulzeit zwar mal behauptet, man müsse das nach 10 aufrunden, nur bekommt man dann einen positiven Offset. Evtl. könnte Verrauschen des letzten Bits den Effekt beheben, aber AD-Wandler machen das meist sowieso, zumindest oberhalb 11 Bits.

Hier fällt mir auf, daß ich mal Latein hatte, aber nur hier ;)

mfg. Winfried

CSD ist für Konstanten auch auf Controller sinnvoll. Beschreibung auf Seite 7,8 in VD 2007/1 Zeitschrift der FORTH e.V.

MfG JRD

Soweit ich das überblicke braucht ein WDF dem Trend nach kürzere Wortlängen auf Kosten von etwas mehr Multipliern im Vergleich zu anderen Architekturen. Da im DSP die Wortlänge gegeben & reichlich ist, braucht man zur Berechnung des ganzen Filters damit dem Trend nach etwas mehr Clocks.

DSP48 sind die Multiplier/AdderBlöcke in Virtex 4 & 5

Wenn man das aus slices zusammenbauen will, bekommt man keinen Stich gegen die DSP48, schon wegen der Verdrahtung und des Leistungsverbrauchs.

Jeder DSP48 kann 300E6 (mul + add) pro Sekunde (konservativ). Das reicht für 300 Pole bei 1 MHz Datenrate wenn das Filter simpel genug strukturiert ist, so dass man die Eingangsdaten rechtzeitig bereitstellen und die Resultate schnell genug entsorgen kann. Eine übersichtliche Filterstruktur wie FIR ist da ein klarer Vorteil.

Ein eher kleines Virtex4-sx35 hat schon ~190 DSP48-Blöcke. Damit kann man ziemlich viel anfangen.

Gruß, Gerhard

Hallo Gerhard,

Fuer beides muessen aber in der BOM genuegend Flocken reserviert sein. Batteriebetrieb kann man dann meist auch abhaken.