ASIC in kleinen Stückzahlen?

Wenn man heutzutage Schaltungen entwirft, dann sucht man meist ein paar mehr oder weniger passende Bauteile aus, die man geeignet verdrahtet, indem man eine Platine entwirft, auf der dann die Bauteile platziert werden. Wäre es nicht viel besser, wenn man das alles in ein Chip packen könnte? Den gibt man dann bei einer Chipfabrik in Auftrag und bekommt seinen preislich und funktional optimalen Chip geliefert.

Sieht aktuell leider so aus, als wären ASICs ziemlich teuer, wenn man nicht große Stückzahlen abnimmt. Wenn man z.B. nur Digitaltechnik, wie einen FPGA mit Xilinx EasyPath Technik, in ein ASIC umwandeln will, dann kostet das schonmal 100k$ pauschal an Grundkosten und es dauert auch noch 12 Wochen, bis der Chip fertig ist.

Könnte das nicht besser gemacht werden, wie heute auch die Platinenherstellung? Ich habe nicht viel Ahnung von Chipherstellung, habe aber mal gelesen, daß man für Prototypen oder Chips mit wenig Strukturen, das Die direkt per Laser belichten kann, ohne aufwenig erst Filme herstellen zu müssen. Aber auch wenn man Filme herstellen würde, dann würden da doch bestimmt hunderte von einfachen Chips verschiedener Kunden draufpassen, sodaß die Kosten pro Kunde gering sein sollten.

Kann man mit einem Herstellungsprozess auch verschiedene Techniken auf einen Chip mischen, wie Digitalschaltungen, Leistungs-FETs, Schwingkreise, AD-Wandler usw.?

Unterstützt werden müsste das Konzept durch eine leistungsfähige Software, am besten Open Source, und wiederverwendbare Komponenten, am besten auch Open Source, analog zu

formatting link
, nur eben generell für alles, was man auf Chips so machen kann. Ich könnte mir vorstellen, daß dann viele Leute sowas einsetzen würden, was wieder die Chip-Herstellungskosten senken würde, auch bei kleinen Stückzahlen. Die Chip-Fabrik braucht nur die Masken zu bekommen, der Rest würde von der Software erledigt (die am besten auch den Chip simulieren können sollte).

Chuck Moore demonstriert, daß prinzipiell auch sehr wenige Leute leistungsfähige Chips designen können (

formatting link
). Ist wahrscheinlich nicht jedermanns Sache, in Forth das komplette Design- und Simulationstool zu programmieren und dann damit einen Forth-Chip zu entwerfen und physikalisch zu simulieren, aber es zeigt, daß so eine Software nicht unbedingt ein 1.000 Mann-Jahre Projekt ist.

Weiß einer wie teuer es aktuell ungefähr ist, wenn man schon alle Masken zur Chipherstellung fertig hat und das Fertigungsverfahren mit einer Chip-Fabrik ohne Anpassungen von Seite der Fabrik dazu passt, sodaß die das quasi nur noch belichten muß und den Chip dann herstellen kann, um z.B.

100, 1.000 und 100.000 Chips herzustellen? Sagen wir mal für einen Chip mit wenig Layern, auf dem ein kleiner 8051 drauf ist und ein paar Analogschaltungen, wie ein AD-Wandler und ein Leistung-FET Ausgang.
--
Frank Buss, fb@frank-buss.de
http://www.frank-buss.de, http://www.it4-systems.de
Reply to
Frank Buss
Loading thread data ...

Das macht manchmal Sinn, allerdings ist die Auswahl an wirklich guten IC's schon sehr groß.

Eine gewisses "Plus" sollte schon dahinter stecken, nur Baugruppen für das übliche 08-15 Sensor-rein-Aktuator-raus Design lohnt echt nicht.

Es gibt von AD z.B. Microcontroller mit A/D-D/A on Chip, oder von Infineon und TI DSPs, die mit A/D Wandlern, Flash, RAM, Timern, PWM (auch für D/A), Capture, CAN und teilweise sogar Floating Point wirklich _alles_ für das übliche Sensor/Aktuator- Design on Board haben.

Interessant wird es eher bei den Extremen, also schnelle spezielle Signalverarbeitung oder wenig Strom oder ultrakompakt usw.

Also: 350nm MPW Run gibt es ab rund 5-10k Euro, allerdings sind GDS2 Daten anzuliefern. Austriamicrosystems ist ein Kandidat.

Lohnt nicht, Laser ist zu ungenau. Da wurden schon Millionen für nix verbrannt. Der MPW Run ist schon das Mittel der Wahl.

Der Punkt ist ein anderer: In dem Metier wird von Sales Droiden unglaublich viel "das muss so teuer sein" FUD verbreitet, weil das ja Mr. Schlips persönlich, sein Vertriebscheffe, der Distri sowieso und noch 20 andere Leutchen mitverdienen wollen, die alle primär ein wichtiges Gesicht machen.

Da in Europa das Wissen über IC Design nicht so verbreitet ist, funktioniert das auch vielfach.

Ich habe aber selber schon ein paar IC's auf Maskeneben entwickelt und kann Dir definitiv sagen, dass MPW keine

100k$ kosten muss.

Ja, aber immer prozess- und technologieangepasst.

Darum macht man es ja. Wenn Du nur digital willst, fährst Du mit einem FPGA definitiv besser und billiger, weil die Dinger in viel größeren Stückzahlen laufen und man den Vorteil von am besten Open Source, und wiederverwendbare Komponenten, am besten auch

Dann fang mal an, Open Source zu schreiben ;-)

Ich habe ein IC Design System geschrieben und weiß, was für ein Aufwand dahinter steckt. Danken tut einem im Design- Bereich Open Source keiner, wir hatten es schon mal mit einem kostenlosen (allerdings closed source) Schema Paket probiert, alles was rauskommt, sind Feature Requests.

Open Source funktioniert bei kleinen Projekten oder dann, wenn die Software so populär ist, dass man wie Linus & Co aus dieser Popularität dadurch Nutzen schlagen kann, dass es Leute gibt, die dann die Weiterentwicklung z.B. durch Bezahlung des Gehalts sponsoren. IBM hat da z.B. bei Linux einiges bewirkt, auch Sun hat einen Haufen Geld in die Hand genommen, um Staroffice zu kaufen und daraus Open Office zu machen. Nur mit Forderungen alleine ist aber noch kein großes System entstanden ...

Ja natürlich, an US Unis sind das teilweise Abschlußarbeiten, das geht definitiv. Man muss sich nur auf den Hosenboden setzen und dran arbeiten.

Schau: Ich hab' selber IC's entwickelt _und_ das Designsystem dazu weitgehend geschrieben, inkl. Autorouter. Inzwischen haben wir natürlich fleißige Mitarbeiter, die das sehr gut weiterführen, ich muss gottseidank nicht mehr alles selber machen.

Any questions ?

Für einen Run darfst Du minimum 10 bis 20 Wafer rechnen, mit eigenen Masken, die womöglich Dreck einbringen usw. wird das sehr aufwendig.

Lohnt echt nicht, mach MPW und gut ist, das kostet nicht viel mehr als eine große Leiterkarte.

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10
Reply to
Oliver Bartels

Frank Buss schrieb:

- Analoge Schaltungen in solche Chip-Nutzen zu setzen lohnt wohl nicht, da jeder Hersteller sein eigenes Analog-Süppchen kocht.

- Für digitale Sachen ist das dagegen bereits gängige Praxis!

- FPGAs, die mit einem Laser 'verschaltet' werden, gibt es von diversen Herstellern. Mir fällt da Actel ein(?). Mit etwa Suchen kann ich dir gerne noch andere Namen nennen. Das war mal ein Trand der wohl sich nie wirklich durchsetzte...

- Dann gibt es sogenannte Fabless-Firmen. Das ist heutzutage ein großer Trend, da Halbleiterfabriken in die Milliardenkosten gehen. Diese Firmen geben die Produktion dann z.B. an solche Firmen wie TSMC weiter. Amkor stellt z.B. IC-Verpackungen her.

- TSMC würde dir z.B. dann die Entwicklungstools vorschreiben mit ihren speziellen Prozessgeometrien usw.

- Es gibt eine Reihe kleinerer Firmen, die dir gerne analoge/mixed-Mode ASICs produzieren. Aus dem Kopf z.B. Prema, ic-Haus und wie sie alle heißen. In USA und Fernost wirst du die vermutlich wie Sand am Meer finden...

Vielleicht weißt du einfach bestimmte Dinge nicht? Z.B. wie stellst du dir den Test deiner Chips vor? Die werden normalerweise direkt auf dem Die getestet und dann erst vereinzelt. Danach kommen die 1.000.000 Stück ins Lager (Maxim-Methode?) - spart Lagerkosten, da noch sehr 'klein'. Bei aktuellem Kundenbedarf werden z.B. 100.000 davon an einen Packager in Fernost zum Verpacken in IC-Gehäuse geschickt. Danach brauchst du noch den Endtest im fertigen Gehäuse.

Vermutlich kann man die sogenannten Masken nicht einfach von Halbleiterhersteller zu einem anderen schieben. Auch das Shrinking ist nicht trivial. Sagt TSMC nö, wir machen nicht mehr 0,6um weils die Masse nicht mehr brauch, dann mußt du deinen Chip auf die nächstbessere Ebene schrumpfen... Bei Analogschaltungen vermutlich nicht einfach.

Betreffend 8051 und Analog-Onchip würde ich auf Cygnal verweisen.

Unter sagen wir mal 20kEuro Rüstkosten brauchst du wohl niemanden ernsthaft fragen. Die werden alle abwinken.

Gruß - Henry

--
www.ehydra.dyndns.info
Reply to
Henry Kiefer

"Frank Buss" schrieb im Newsbeitrag news:1r0tsqcaskr3v.vnnl86cd50mx$. snipped-for-privacy@40tude.net...

Super.

Nein.

Oder zumindest ist die Frage. Fuer wen? Fuer den der es repariert ? Sicher nicht. Alles geraetespezifische, herstellerspezifische ICs, das ist doch schon jetzt ein Drama. Fuer den Hersteller des Geraets, der nur mal ein paar Fehler im Design korrigieren will ? Kaum. Tausende Chips wegwerfen. Fuer die Chipfabrik? Staendiges Maskenwechseln, also auch nicht.

Das macht die Elektronikndustrie. Jeden Bruchteil eines Vorteils nutzt sie aus. Speicherchips sind regelmaessig, dort traut man sich mehr zu, z.B. wird in die Tiefe gebaut. Transistoren werden abgeschliffen, um moeglichst niedrigen Widerstand durch den Chip zu bieten. Analogtechnik verwendet anderes Material als Digitalchips, weil die Anforderungen anders sind, dafuer sind die Struktuten bei Analogchips groesser. Hochspannung erfordert noch groessere.

Warum sollte man das zum wollen ? Nur weil der FPGA zu teuer ist?

Besser ist relativ. Es gibt Elektronenstrahllitographie, da wird jder Chip einzeln ohne masken auf den Wafer gezeichnet,. direkt von der CAD-Vorlage. Da so ein Elektronenstrahllitograph aber lange zeichnet, ist der einzelne Chip viel teurer. Die Elektronikindustrie, die du kennst, baut halt mehr auf Massenprodukte,d amit du sie dir auch leisten kannst. Wer ein Einzelstueck haben will, hat auch mit 10000 EUR kein Problem.

Nein. Soll heissen: NIcht kostenguenstig, aber staendiges Bestreben der Chipindustrie. Auch wenn die Qualitaet erst mal mieser ist, siehe CMOS- Kamera Chips (auf die noch die Auswerteelektronik passt) statt CCD (die einen anderen Chip zur Auswertung braucht).

Prust.

, und wiederverwendbare Komponenten, am besten auch

Andere Leute nennen das Intellectual Property und wollen Geld von dir dafuer, richtig viel Geld.

Digitaltechnik ist Kinderkram, zumindest auf dem Level wo man nur Gatter zusammenschaltet. Ein Pentium ist wieder was anderes.

Nur wenige cent pro Chip, je nach Flaeche.

Frank, so werden Chips hergestellt !

Nur weil das so billig ist, kannst du Geraet kaufen, die so billig sind, z.B. DVD-Player fuer 29.95 (inklusive GEMA-Abgabe, Zoll und MWSt).

Das passt kaum zusammen. Da muss man mehrere Chips in unterschiedlichen Technologien produzieren.

--
Manfred Winterhoff, reply-to invalid, use mawin at gmx dot net
homepage: http://www.geocities.com/mwinterhoff/
de.sci.electronics FAQ: http://dse-faq.elektronik-kompendium.de/
Read 'Art of Electronics' Horowitz/Hill before you ask.
Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.
Reply to
MaWin

Oder hier:

formatting link

[...]

Dezentes Anklingeln: Wird das mit dem EMV Spec vor Weihnachten noch was?

--
Gruesse, Joerg

http://www.analogconsultants.com/
Reply to
Joerg

Frank Buss schrieb:

Hallo,

Multi Project Wafer gab es doch schon vor Jahrzehnten.

Bye

Reply to
Uwe Hercksen

Moore wollte auf Transistorebene jenseits der Designroules von Mosis / Orbit arbeiten. Bewiesen wurde aber nur dass man so in vielen Durchläufen ( wobei sich Entwicklungszeiten dann in Jahren bewegen ) viele teilfunktionierende Chips erzeugen kann.

Andererseits wurden auf dem Weg diverse Patente fällig mit denen man dann erfolgreich Intel, AMD angehen konnte. Google-Begriffe ca." TPL Group Intel Moore Patent " Von Moores neuerster Creation gibts anscheinend noch keine Chips:

formatting link

MfG JRD

Reply to
Rafael Deliano

Es gibt welche, aber derzeit nur begrenzte Stückzahlen. Thema: Ein Lieferant kommt mit zwei Bauteilen nicht nach, man ist dran.

Ich kann ja mal ganz lieb anfragen ...

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10
Reply to
Oliver Bartels

Rafael Deliano schrieb:

Aha. Schonwieder so ein obskurrer Forth-Chip. Ich glaube, solche Aktivitäten geben FORTH den Rest. Wenn man die Bilder austauscht, könnte man aus der Seit glatt Patriot Scientific machen.

Schade.

- Henry

--
www.ehydra.dyndns.info
Reply to
Henry Kiefer

Er ist nicht viel sonderbarer als der Parallax Propeller, allerdings ist letzterer voll lieferfähig.

Der RTX2000 von Harris hat Ende der 80er FORTH wieder sehr stark ins Blickfeld der Öffentlichkeit gebracht. Das war der technisch über- arbeitete und von einer mainstream-Firma angebotene Novix. Für Harris war es risikolos & billig einen existierenden Chip mit existierenden Compilern zu übernehmen. D.h. es ist zweifelhaft ob wirklich Produktion und Distribution vorgesehen ist. Realistischer ist es das Design bei einem etablierten Hersteller unterzubringen.

MfG JRD

Reply to
Rafael Deliano

icht

n FPGA

Laut Europractice HP fangen die ASICs bei kleiner 2k an AMIS0,7(5mm^2) Preis f=FCr normalsterbliche. Europractice bietet auch weitergehende Designservices an. F=FCr 100k kann man ein RTL-Signoff und passende Devices bekommen. Daf=FCr sind die Chips erstmal "naked die". Das Geh=E4use kostet schnell nochmal 2k+ (st=F6rt nicht, wenn du mit 100k rechnest, tut aber weh wenn der Die nur 2k kostet). Dann hat man allerdings noch keine Garantie, das auch nur ein Chip funktioniert, lediglich der verwendete Waver wird getested.

Ich denke hier wirft der OP etwas durcheinander. Ich w=FCrde Sea-Of-Gates oder Gatearrays bei denen lediglich die Metalisierungsebene kundenspezifisch gemacht wird nicht so schnell abweisen. Gibt gegen=FCber MPW auch Vorteile und ist preislich vermutlich auch schon unter 100k zu haben.

bye Thomas

Reply to
Thomas Stanka

Es gibt einen reprogrammierbaren Mixed-Signal-FPGA von Actel. Allerdings nur mit sehr begrenzter Auswahl an analogen Komponenten. Das Problem ist, das es zuwenig Standardanforderungen an z.B. ADC oder DAC gibt, um sagen zu k=F6nnen, es w=FCrde sich lohnen einen ADC oder DAC auf jedem FPGA zu verbauen. Interessanterweise sind aber wohl auch die Herren bei Xilinx dabei etwas mehr in die Schiene zu forschen.

Bist du sicher, das Actel mal Laser angeboten hat? Die Antifuse-Fpgas von Actel werden programmiert (one-time) indem Fuses mittels Spannung durchgeschossen werden.

bye Thomas

Reply to
Thomas Stanka

Funktioniert aber unkritischer, als man denkt. "Total tot" habe ich bisher noch nie bei einem IC erlebt, es war immer für Erkenntnisse gut, wenn nicht sogar gleich für System-Prototypen, und im zweiten Run sitzt dann meist alles.

Im Grunde sind das etwas teurere Multilayerkarten, mehr nicht.

Die angeblich superhohen Kosten kommen vielfach nur durch Unwissen zustande, das dann von diversen Zwischenhändlern mit den üblichen "wir machen ein wichtiges Gesicht" Salesdroiden zum Abkassieren genutzt wird. Das Design macht dann wieder irgendeiner billig in Indien, entsprechend sehen die Ergebnisse dann vielfach auch aus ;-/

Naja, wenn ich full MPW für

Reply to
Oliver Bartels

Bei Actel steigt man einfach nicht durch, was geht und was eben nicht. Integrierter ARM und so weiter klingt ja interessant. Prospekte haben sie mir auch geschickt...

Was kostet mich Actel aus Anwendersicht? Welche Entwicklungssoftware gibt es, was taugt die, kostet? Welche Probleme gibts?

Ich kenne Actel nur als (möglichen) FPGA-Lieferant für Weltraumanwendungen. Nie selbst verwendet!

Hm. Vielleicht auch falsch in Erinnerung.

Es bleibt aber das immergleiche Problem: 100, 200 oder 300 Pins die kein Mensch brauch, die aber Probleme verursachen. Als Beispiel hatte ich mal auf einem CPLD MACH4000(?) einen 8255 integriert. Da ist das Teil voll!

Der dann noch notwendige Parity-Generator hat das Ding fast gesprengt...

- Henry

--
www.ehydra.dyndns.info
Reply to
Henry Kiefer

Der ist tatsächlich sonderbar, aber wirklich nicht schlecht zu programmieren. Macht Spaß das Ding!

Nick

--
The lowcost-DRO:
Reply to
Nick Mueller

Erkläre mir mal, was das Ding so gut macht? Ich kann einfach nichts vorteilhaftes auf dem ersten Blick erkennen. Würde es aber gern!

Sieht für mich eher als der albtraumhafte intellektuelle Höhenflug ganz spät in der Nacht nach übermassigen Schwammerl-Genuß aus. So Phasen habe ich auch und bin daher gutmütig.

- Henry

--
www.ehydra.dyndns.info
Reply to
Henry Kiefer

Der Vorteil sind 8 Prozessoren die parallel arbeiten. Jeweils 32bit RISC mit

20 MIPS. Synchronisierter Zugriff auf globales RAM. Das macht die Programmierung von mehreren parallel laufenden Prozessen recht einfach. Kein Interupt der dringend erledigt werden muss während man grad in einem zeitkritischen Abschnitt ist.

Zugegeben sind einige Sachen schräg. Gerne auch sehr schräg!

  • Keine Interupts: Geht locker ohne.
  • Kein Stack: Auch das geht, bei Rekursion wirds aber wohl schwierig.
  • Von-Neumann-Architektur.
  • Keine relative Addressierung: Ist aber durch selbstmodifizierenden Code sauber zu machen. Es gibt spezielle Befehle um source oder destination in OpCodes gezielt zu ändern. Da kann man dann so lustige Sachen machen wie auf einen OpCode ein "ADD , 1" um den Index zu erhöhen.
  • Selbst der I2C-Bus (er liest beim booten vom externen EEPROM) oder RS232 (kann auch davon booten) gibt es nur als code.
  • Man kann OpCodes mit flags konditionell machen ohne zusätzlichen code zu erzeugen. Z.B: ADD , 1 (ohne condition) if_z ADD , 1 (nur ADD, wenn Z gesetzt) Oder bei einem MOV gleich das Z-flag setzten lassen (MOV , WZ", falls der Wert 0 ist. Oder ein "MOV , WR" das durch das WR nicht schreibt. Das kann man sogar sinnvoll verwenden. :-)

Ich mach damit eine Zündanlage und bin schon recht weit.

1 Prozessor liest den Positionssensor und gibt die Position und Sektor-Drehzahl global bekannt 1 Prozessor liest den ADC 1 Prozessor liest/schreibt die serielle Schnittstelle 1 Prozessor berechnet die Zündzeitpunktverschiebung und legt sie im globalen Speicher ab 1 Prozessor steuert die Zündspulen (bis zu 24 simultan) und greift dabei auf dynamische Werte/Tabellen die von anderen Prozessoren verändert wurden zu. 1 Prozessor kann sich mit so Sachen wie Mehrfachfunken bei niedrigen Drehzahlen, Sonderbehandlung beim Start, Anpassung der Spulenladezeit in Abhängigkeit der Versorgungsspannung oder Drehzahlbegrenzer kümmern.

usw...

Das wird alles verblüffend einfach, wenn man sich dazu passende Datenstrukturen und Datenfluß überlegt. Klassische lineare Programmierung auf dem Propeller wird eher zum Knieschuß.

Ich finde es jedenfalls sehr interessant mal die Sachen anders anzugehen und schwer zu parallelisieren statt sich mit Zeitscheiben rumzuschlagen.

Erfüllt aber auch manche Killer-Kriterien nicht, wie z.B. kein internes programmierbares ROM.

Bin nicht der µC-Guru, sondern mach das als "Hobby"!

Gruß, Nick

--
The lowcost-DRO:
Reply to
Nick Mueller

Vergiss bitte nicht das hier dann zu posten wenn es neues gibt ;-)

Micha

Reply to
Michael Baeuerle

Niemand muß Interrupts verwenden! Und Semaphore braucht man trotzdem! Momentan sehe ich also noch keinen Vorteil.

Im Allgemeinen meint man mit Echtzeit eh nur Rechtzeitigkeit.

Oh, wir einigen uns so schnell.

Hm. Du meinst wohl kein expliziter Hardware-Stack. Einen Prozessor ohne jeglichen Stack kann ich mir nicht vorstellen. Wohl vermutlich entsprechende Adressierungsarten, die einen Stack auf Registern abbilden können. Klassisches Beispiel wäre die 68K.

Wenn der Prozessor schnell genug ist, warum nicht. Ein guter Weg, wenn das Datenblatt dann kleiner werden kann. Scenix hat das mal vorgemacht.

Das Konzept ist auch nix Neues, aber es gefällt.

Da gibts nur ein Problem: Was wenn du mehr als acht Prozesse brauchst?

Das schließt die meisten industriellen und vor allem Consumer-Anwendungen aus. Da kein Kopierschutz.

Welche anderen Prozessoren hast du mit ihm verglichen?

Gruß - Henry

--
www.ehydra.dyndns.info
Reply to
Henry Kiefer

Semaphore hat er 8

ACK

Kein Hardwarestack für calls. Kein push, kein pop. Es gibt ein "CALL", das modifiziert aber das RET am Ende der Unterroutine um hinter das CALL zu zeigen. Man kann keine Register sichern, man hat aber "Unmengen" an Registern (Von-Neumann). Es gibt keine Befehle die nur mit bestimmten Registern gehen (dieses unsäglich 80xxx-Zeug).

Kann dir jetzt die Baudrate nicht aus dem Kopf raus sagen. Es sind jedenfalls mindestens 115kBaud. Übrigens hat der 32K Masken-ROM das eben diese Boot-rotinen enthält und einen Interpreter für eine etwas eigentümliche (schlecht designte) Hochsprache. Mit schlecht designt meine ich, dass man manchmal Sachen neu erfunden hat, die schon bekannt sind und dort eleganter sind. Funktionieren tut's.

Im ROM ist auch eine sin, log/antilog-Tabelle und ein Zeichensatz . Der Zeichensatz, weil er auch PAL und VGA-Signale erzeugen kann (spezielles VID-Register). Naja! RAM ist dann fast keines mehr übrig.

Dann muss halt ein Prozessor doch mehrere Sachen machen. Geht ja auch. Oder man wartet auf das neue Modell mit 16 Prozessoren.

Ja. Parallax kann kein EEPROM einbauen, weil das mit dem Herstellungs-Prozess nicht geht. Frag mich nicht!

6502, 6809, 68000 (ja, olle Kamellen), kleinen (alten) Microchip 16F-irgendwas, ATTiny, MSP9irgendwas (letzteren nur sehr genau durchgelesen).

Und SC/MP II :-)

Gruß, Nick

--
The lowcost-DRO:
Reply to
Nick Mueller

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.