Hej potrzebuje takeigo narzedzia to konwersji Verilog->VHDL. isteniej wiele w sieci, a do jednego z darmowych nei moge sie dobic od kilku dni to strefy download..
formatting link
reszta jest platna..a do 1 prrojektu nei hce kupowac, nawet nie wiem ile by sobie zyczyli:)
Jesli ktos ma to cus sciagniete, prosilbym o podeslanie, a jak ktos ma pelna wersje, to czy moglby mi przekonwertowac kilka pliczkow? dawno juz nie pisalem w verilogu, no i chcialbym miec caly projekt napisany w 1 jezyku..zeby byla pelna przenosnosc miedzy platformami.. Pozdr Greg