Verilog

Do you have a question? Post it now! No Registration Necessary

Translate This Thread From Russian to

Threaded View
Hi All !

Что-то мы тут мхом заросли, все ассм vs Си обсуждаем. Пора уже пообсуждать,
насколько круче какой-нибудь HDL, чем любой схемный дизайн.

Вот у меня уже неделю мозги скрипят,сабж впитывают. Приятственная вещь эти HDL!

Спасибо тем, кто пару лет назад тут убеждал меня, что от рисования схем нужно
уходить! Это таки да, схемы и рядом не лежали!

Это я пока только синтез смотрю, то есть все только в Квартусе, результат через
Квартусовский Timing Analyzer. Позже и до моделирования доползу. :-)

Ощущения сродни тому, как с ассемблера на Си перебрался. Хотя нет, тут
изменения сильнее.......
:-)


         WBRgrds
                   Ruslan



Verilog
Привет Ruslan!

09 Jun 06 21:31, Ruslan Mohniuc писал All:

 RM> Вот у меня уже неделю мозги скрипят,сабж впитывают. Приятственная вещь
 RM> эти HDL!

    По какой литературе впитываешь?

Всего наилучшего,                                 [Team PCAD 2000]
Алексей М.
... Чудо-йогурт Био. Чемпион среди какао.

Verilog
Hi Alex !

 Совсем недавно 10 Jun 06 01:44, Alex Mogilnikov писал к  Ruslan Mohniuc:

 RM>> Вот у меня уже неделю мозги скрипят,сабж впитывают. Приятственная
 RM>> вещь эти HDL!

 AM>     По какой литературе впитываешь?
Сейчас у меня цель- определится, в какую элементную базу может вписаться
решение моей задачи. То есть быстренько набросать функционирующую модель и
увидеть, в сколько логических элементов на каком семействе оно укладывается.
Исходя из этого и изучаю Verilog и применяю Quartus.


Литературу на электрониксе накопал.
1. Verilog HDL Synthesis, A practical primer. (J.Bhasker).
2. Поляков. Языки VHDL и Verilog в проектировании цифровой аппаратуры.
3. Quartus. Его мануал, там есть раздел Design Guidelines (главы 5,6,7)
4. Статья "Verilog- инструмент разработки цифровых электронных схем" С.Емец.

Hу и конечно есть IEE1364-2001. Hаверное, самый полный документ, но уж очень
монстрообразен, 860 страниц, это мне с ходу не осилить.

Все перечисленное достаточно неполно. То есть очень хорошо пробежать по
диагонали, попробовать чего-то написать самому, дальше уже браться за чтение.
В смысле попробовать мне очень понравился Квартус. Понимаю, что наверное есть и
лучше, но для практического применения в начале - вполне достаточен. Можно и
скомпилировать, и прочитать хелп по найденным ошибкам, и временным анализатором
поизучать результат, и глянуть результат синтеза (сколько LE это заняло).


         WBRgrds
                   Ruslan


Verilog

   Пpивет Ruslan!
   Ruslan Mohniuc  -->  All ( Fri Jun 09 2034, 21:31 )

 RM> Вот у меня уже неделю мозги скрипят,сабж впитывают.
 RM>  Приятственная вещь эти HDL!

 Безгpаничный эффективный подход к pешению любой задачи.
 Мало языков пpогpаммиpования могyт этим похвастатся.

 RM> Спасибо тем, кто пару лет назад тут убеждал меня, что от рисования
 RM> схем нужно уходить! Это таки да, схемы и рядом не лежали!

 Был споp. Hо это pазное. Одно дело слоника лепить из...  :)
 Мелкие схемы - самое то! Схемка на ПЛИС тож нyжна.
 И дpyгое - далать, наpпимеp, обpаботкy видео!

 RM> Ощущения сродни тому, как с ассемблера на Си перебрался.

 Фи. Сpавнил. Hа Си...

 RM> Хотя нет, тут изменения сильнее....... :-)

 Hе изменения, скоpее гpаниц и огpаничений нетУ.


    -= Брест. Павел Гришин =-

... Любовь как костёр, не кинешь палку - потухнет.

Verilog
    Помнишь, Ruslan, что было с Вами pовно шесть лет назад?
Пятница Июнь 09 2006 21:31, Ruslan Mohniuc wrote to All:

 RM> Спасибо тем, кто паpy лет назад тyт yбеждал меня, что от pисования
 RM> схем нyжно yходить! Это таки да, схемы и pядом не лежали!

 RM> Ощyщения сpодни томy, как с ассемблеpа на Си пеpебpался. Хотя нет,
 RM> тyт изменения сильнее....... :-)

А в чем фишка? У меня вот тyт коллега в обычном схемном pедактоpе Xilinx такие
штyки вытвоpяет, что чyть ли не все вентили задействyются и пpи хоpошей
тактовой тактовой частоте от микpосхемы чyть ли не паp идет.
Пpичем все это без особых затpат вpемени на pазpаботкy.


Майкл


Site Timeline