Auf einem Board eigener Entwicklung sah ich TFP201A vor. Das ist ein PanelBUS(tm) DVI Receiver von TI. Das Datenblatt:
formatting link
Vorab sage ich, dass das Layout im Allgemeinen den Empfehlungen in AP-Notes:
formatting link
entsprechend entwickelt wurde (Versorgungsentkoppelung, grosse GND-Flaechen), mit einer Abweichung: die Traces vom DVI-Anschluss (Molex) bis zum Chip sind ein bisschen laenger geworden als empfohlen (>2.8"). Ich musste mir das aus gewissen Design-Gruenden erlauben. Sonst sind sie im Layer TOP, ohne Rechtecken (dank Eagle 4.1x :), die Bahnen im Paar sind parallel und nah zu einander, die Laengen in Paaren sind ausgeglichen, die verschiedenen Paare sind dagegen weiter von einander.
Ergebnis: beim Anlegen des DVI-Signals bekomme ich an den VSYNC/HSYNC Ausgaengen unregelmaessige und chaotische Impulse, der DE-Ausgang ist immer "1", und ODCK (Video Clock) ist gar konstant irgendwo in der Mitte von +3V3. An den Datenausgaengen - totaler Chaos. Den Chip ausgetauscht - der gleiche Resultat.
Als Signalquelle dient ein Laptop mit DVI-Ausgang, ATI-GraKa. Aufloesungen
640x480x60Hz oder 800x600x60Hz. Uebrigens, ich hatte mal hier eine Frage zu DDC/EDID gestellt. Mir wurde geantwortet, dass die GraKa sogar beim Fehlen von EDID-EEPROM das Signal am DVI ausgibt. Zur Information: die Erfahrung zeigte jedoch, dass der EEPROM mit gueltigem EDID-Inhalt unbedingt notwendig ist. Zumindest bei ATI, wenn DVI-Ausgang als der zweite Monitor betrieben wird.
Also, meine Frage: hat jemand Erfahrung mit DVI-Empfang und ob jemand Tipps hat.
... haben die Bahnen denn auch die richtige 50 Ohm Impedanz (Wellenwiderstand) zur Masselage (und die 100 Ohm als Paar, wobei Z_e - Z_o nicht zu groß sein sollte, wichtiger sind hier aber die 50 Ohm nach Masse) ?
Sprich: Haben sie die richtige Breite passend zum Lagenabstand und Leiterkartenmaterial ?
Ist überall, aber auch wirklich überall Masse unter besagten Bahnen ?
Und wurden sie mit runden Ecken geroutet, oder zumindest in den Ecken kompensiert ?
( Bei guten Layoutsystemen kann sowohl die Bahnen adäquat routen als auch die Impedanz einfach einstellen. YGWYPF ;-)
Ansonsten : Google "impedance calculator"
Und ja, das ist wichtig, DVI arbeitet mit Taktraten im GHz-Bereich, Reflexionen sind daher fatal für die Datenintegrität.
Ja, das ist ein Multilayer(4). Ground Plane ist im Layer BOTTOM. Zugegeben, die beiden Innenlayer tragen +3V3. Fuer die fraglichen Frequenzen ist das selbe. Dafuer kreuzen keine Signale die DVI-Leitungen. Uebrigens, Ground Plane. In AN wird gesagt, dass man ja weniger Ground-Flaeche um den Anschluss und die Leiterbahnen machen soll, wegen Kapazitaet zu Masse. Sonst ist es bekanntlich bei den Frequenzen nichts anderes als Erdung des Signals. Die Ground Plane ist mehr fuer die Abschirmung gegen Stoerungen.
Nun, ob die die richtige Breite und 50Ohm Impedanz haben - wie soll ich es auf Cent genau berechnen und einhalten? Die Bahnen sind jetzt 5mil, Der Abstand - auch 5mil. Das Material - FR4 Tg150, 1.6mm, 35u Cu.
Ja, wie geschrieben, dank der neusten Version von Eagle - alles so richtig abgerundet.
Wenn die Sache SO kritisch ist auf der Leiterplatte, wie ist es ueberhaupt moeglich, durch 2m Kabel plus Kontaktierungen das Signal zu uebertragen? Wenn die kleinste moegliche Unregelmaessigkeit auf der LP die Datenuebertragung dermassen stoert, dann wuerde es nirgendwo richtig Funktionieren, denn keiner kann alles zu 100% Einhalten.
L ist hier das Kupfer Deiner 50 Ohm Leiterbahn D ist das isolierende Dielektrikum, z.B. FR4. M ist die Masselage, oder wie bei Dir VCC 3,3V.
Um das L baut sich ein Magnetfeld B auf, zwischen dem L und dem M dto. ein elektrisches Feld E.
BBBBBBBBBBBB B B B LLLLLLLL B B EE E E EE B EBEBEBBEBEBE MMMMMMMMMMMMMMMMMMMMMM
(man verzeihe mir die etwas eckigen Feldlinien, außerdem zum E-Feld s.u.)
Das Magnetfeld wirkt seinerseits wieder auf die Leitung => Selbstinduktion => die Leitung L bekommt einen Induktivitätsbelag L'
Damit widersetzt sie sich einer schnellen Änderung des Stroms, die Bits müssen zuhause bleiben.
Wenn man es aber richtig macht, dann wird dieser Induktivitätsbelag L' durch einen Kapazitätsbelag C' kompensiert, da eben via dem E-Feld ein Kondensator zwischen L und M gebildet wird. Die Größe des Kapazitätsbelags wird bestimmt durch die _Breite_ w der Leitung L und den Abstand d zwischen den "Platten":
LLLLLLLL d^ d_ MMMMMMMMMMMMMMMMMMMMMM
Des weiteren spielt die relative Dielektrizitäts- konstante Epsilon_r des Platinenmaterials eine Rolle, bei FR4 kannst Du mit ca. 4,5 rechnen, sie ist nicht genau bestimmt, da sie u.a. abhängig davon ist, wieviele Glasfaserbündel an einer Stelle der Karte durchgehen.
Der Wellenwiderstand ergibt sich zunächst gemäß der harmonischen Telegrafengleichung (vereinfacht, ohne Realanteil) mit Z = sqrt ( L' / C' )
Nur sind die Beläge schwer zu bestimmen, da z.B. ein Teil der E-"Feldlinien" (es sind real auch keine Linien, daher die Anführungszeichen) durch die Luft geht, um neben der Bahn in die Leiterkarte einzutreten.
Deshalb gibt es mehr oder weniger gute Modelle dafür, welche eben z.B. unter Google "impedance calculator" zu finden sind.
Warum solltest Du das beachten:
Auch Dein DVI Signal breitet sich nur mit maximal Lichtgeschwindigkeit aus.
Lass uns rechnen:
DVI läuft mit bis zu 1,65 GBit/s. D.h. ein Bit hat eine Dauer von 600ps (Picosekunden). Das Licht breitet sich mit ca. 300000km/s aus, macht eine Bit"länge" im freien Raum von 18cm. Auf der Leiterkarte oder im Kabel kannst Du aber nur mit grob der Hälfte bis 2/3 der Licht- geschwindigkeit rechnen, macht 9..12cm pro Bit.
Dein DVI Kabel ist aber länger als 9..12cm !
Will sagen: Auf Deinem Kabel tummeln sich mehrere Bits gleichzeitig und Du möchtest darauf achten, dass sie sich nicht vermischen. Das kann z.B. geschehen, wenn ein Bit bestellt und nicht abgeholt wird. Beim gleichnamigen Bier findet sich vielleicht noch ein anderer Bierliebhaber, aber Dein Bit-Puls wird bei einer Fehlanpassung gnadenlos an der Fehlstelle zurückgeschickt.
Denn es gilt die Energieerhaltung, die Energie pro Bit kann nicht einfach verschwinden, nur weil Du ab dem Stecker mit einer ungeeigneten Leiterbahnbreite arbeitest, bei der sich z.B. ein zu hoher Induktivitätsbelag gegen die Weiterleitung stemmt.
Und dann ist auch der ganze schöne Laserabgleich, den TI für die Terminierungswiderstände im IC vornimmt, nur für das Tier, für das so unendlich viel gearbeitet wird: Für die Katz' ...
Indem man den Wellenwiderstand _halbwegs_ einhält und sich Gedanken über die zugrunde liegende Physik macht, wenn man das Kabel baut.
Du wolltest schon immer wissen, warum DVI sich nicht so richtig durchsetzt:
Das ist a) teurer und b) kann es nicht jede Hinterhof-Boardschmiede in China.
Du hast mangels Know How die Designregeln offenbar grob verletzt und die Physik ist nunmal unbestechlich. Sie läßt sich auch nicht durch Rummaulen beeindrucken ;-)
Du solltest Dich von der Vorstellung lösen, dass alles in der Technik mal eben aus dem Handgelenk zu schütteln ist, respektive in der Badewanne zu ätzen.
Z.B. werden bei der Halbleiterherstellung ganz genauso _extrem_ präzise Vorgaben gemacht, hält man die nicht ein, dann funktioniert es nicht.
Das ist auch der Punkt, den manche Manager gerade eben auf die ganz harte Tour lernen, wenn sie bisher immer nur auf Power Point und Integration gemacht haben und plötzlich der liebe Wettbewerb richtig Technologie entwickelt.
Dem Vernehmen nach soll das dann z.B. zum Hissen der weißen Fahne durch den Verkauf von ganzen Bereichen z.B. bei Elektroabteilungen führen, welche Banken angeschlossen sind ;-/ Die hat es halt kalt erschwischt, kein Know How, keine Kekse.
=> besser machen ;-)
Rechne einfach anhand der Breiten und Abstände mit einem der gämgigen Tools aus, was für ein Wellenwiderstand dabei herauskommt. Erste Schätzung s.o., aber mir fehlen Daten zum Lagenaufbau.
Entscheidend ist wie gesagt die Breite und der Abstand zur _inneren_ Bezugslage (Masse/VCC, halt die nächste von oben gesehen). Sollte da etwas wesentlich anderes als 50 Ohm rauskommen, dann ist dies Fehler Nummer 1 im Design. Weitere Fehler, z.B. im Bereich der Anbindung der Versorgung des IC's mit niedriger Impedanz, sind denkbar.
Und ach ja: Bitte keine Vias in diese High-Speed Differential Leitungen, und bitte mit der vollen korrekten Breite am SMD-Pad anschließen.
Und Ergänzend zu dem, was Oliver schon geschrieben hat: Suche Dir einen Leiterplattenhersteller, der was von Impedanz- kontrollierten Leiterplatten versteht. Der passt dann auch mal eine Leiterbahn in den Gerberdaten so an, dass der Wellenwiderstand dem Spezifzierten entspricht (solange es hier um geringe Änderungen geht). Geht halt nimmer mit PCB-Pool und Konsorten.
Ich habe im letzten Jahrtausend zuletzt mit Eagle gespielt (nie wirklich gearbeitet). Wenn es um Impedanzen und angepasste Leitungslängen geht, ist Eagle IMHO die falsche Klasse. Frage mal bei Oliver nach - der kann solche Services sicher anbieten...
tschuessle Bernhard Spitzer
--
bash.org - Top 100...
hm. I've lost a machine.. literally _lost_. it responds to ping, it
works completely, I just can't figure out where in my apartment it is.
Daa gilt offenbar auch für USB 2.0 mit 480 Mbit/sec :( Man erinnere sich an mein USB-Problem...es ist ziemlich sicher das board, was Mist ist. Vias und stubs (anscheinend wurden Filterbauelemente im layout vorgesehen und dann mit 0Ohm-Rs bestückt) in den USB-Leiterbahnen habe ich schon entdeckt. Und sowas nennt sich Industriequalität und kostet auch so *grrr*
die Frage gebe ich an Oliver weiter... Neben der Tool-Unterstützung ist auch der Layouter wichtig (Typisches Layer-8-Problem...). Wenn der nicht mitdenkt, kann man das Ergebnis in die grüne Tonne treten.
Am besten _vor_ Beginn des Layouts schonmal einen Hersteller raussuchen und mit dem besprechen, was er an Prepregs machen kann. Dann den Lagenaufbau planen und beim Layout peinlichst auf die Einhaltung der berechneten Leiterbahnen achten. Der Hersteller kann dann ggf. noch kleine Korrekturen vornehmen, so dass die als Impedanzkontrolliert spezifizierten Leiterbahnen auch mit (etwa) der gewünschten Impedanz aus der Fertigung purzeln.
tschuessle Bernhard Spitzer
--
bash.org - Top 100...
hm. I've lost a machine.. literally _lost_. it responds to ping, it
works completely, I just can't figure out where in my apartment it is.
Dann warte ich mal auf eine Meinung von Oliver :) Altium Designer wird bei uns in der Firma verwendet...noch habe ich damit nix weiter zu tun, wird aber kommen.
Nun ja, ich habe tatsaechlich kein grosses "Know-How" im Bereich ueber
200MHz. Werde das Design der LP genauer berechnen, ueberdenken und neu auflegen.
Ich habe hier einen Dr.Berghaus (jetzt Kontron) CRT2LCD II Kontroller. Das Ding hat eine Reihe von Video-Eingaengen (VGA, S-Video, Composite) und darunter DVI. Das Herzstueck - ein Genesis gm5020. Das Ergebnis - ein TTL24 Video Ausgang (digitale RGB Daten parallel, begleitet durch VSYNC/HSYNC/DE/VCLK) bzw. Single Channel LVDS. Also, die Signale, die zur Dateneinspeisung einer TFT-Panel verwendet werden.
Mit einem mir zur Verfuegung stehenden 50MHz OSZI kann ich natuerlich keine DVI Signale, die am obigen Kontroller ankommen, ansehen. Will ich auch nicht. Aber ich beruehrte mit der Pruefspitze die DVI-Kontakte in der Hoffnung, dadurch das DVI-Signal zu stoeren. Zur meiner Verwunderung bliebt der Ausgang stabil. Nicht mal Datenaussetzer. Auch mit einem feuchten Finger (bitte, sachlich bleiben :)) konnte ich radiofrequenztaugliche DVI-Signale nicht stoeren.
Es ist verstaendlich: ein gutes LP-Design soll sein. Das gibt Sicherheit und Verlaesslichkeit. Doch wenn das Design der LP fuer DVI-Pfade so kritisch ist, kann ich mir die Ergebnisse meiner obigen Experimente nicht erklaeren.
ich habe einen Kalkulator gefunden. Der bringt die gleichen Ergebnisse fuer Microstrip wie deiner.
Fuer 50 Ohm und Lagenabstand 0.2mm (von TOP zum naechsten inneren) bekomme ich die Breite von 0.33mm. Also, fast das dreifache meiner 5mil (0,127mm). Beim Lagenabstand 0.4mm - von 0.7mm.
Ich habe den LP-Hersteller nach genaueren Daten gefragt. Mal sehen, welche Ergebnisse ich bekomme.
Bei DIY-Community gabs da mal einen Thread von einem DIY-DVI-Receiver ... Verwendet wurde ein TFP201. Das Layout sieht nicht so aus, als wäre da viel Rücksicht genommen worden auf Impedanz, Leitungsführung usw ... Das kann also nicht soooo kritisch sein ...
Die DVI-Eingaenge nah am DC-DC Wandler, Ecken, Vias.... Mein Layout sieht wesentlich sauberer aus, mit einer Ausnahme: die Zuleitungen vom DVI-Stecker sind >2.8"; auf dem von dir gefundenen Design befindet sich der IC sehr nah am Anschluss. Moeglicherweise das ist der Grund der Stoerungen, die ich beobachte.
Ich habe mir den ganzen Kramm von "Supatronic" :) nochmals angeschaut, verglichen und fand Bestaetigung, dass bei meiner LP der TFP201A auf jeden Fall funktionieren soll und... hatte Recht: es lag letztendlich NICHT an der LP, Impedanzen oder dem Chip selber, sondern die GraKa interpretierte anscheinend die EDID nicht ganz korrekt bzw. ich hatte beim Erstellen von EDID etwas uebersehen, wodurch bei der benoetigten Aufloesung von
800x600x60Hz die GraKa etwas unbrauchbares ausgab und den Chip aus dem Takt brach. Bei einer anderen Aufloesung (sogar hoeher als 800x600, etwa komische
960x72) bekam ich ganz saubere Signale am DVI-Chip Ausgaengen.
Bin jetzt Zuversichtlich, dass ich den Rest hinkriege. Bei neuer Auflage der LPs werde ich trotzdem die Traces 50 Ohm-konformer gestalten und ein Paar andere Dinger optimieren. Unser LP-Hersteller gab mir die Daten fuer das Material und schlug sogar eine Loesung vor.
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.