PLL allgemein und ADF4002 speziell

"Oliver Bartels" schrieb im Newsbeitrag news: snipped-for-privacy@4ax.com...

Und was ist daran anders, als hier schon seit anno 1985? Keine Ahnung, an welcher schlechten Uni du warst.

Kein Sorge, merkbefreite Pflichtenheftschreiber mit PowerPointDiplom kommen auch massenhaft aus den USA.

Dass ich Dir mal fürs Mutmachen danken würde :) Gerade im Fachbereich Messtechnik finde ich es persönlich ganz ansprechend, ein Gerät zu entwickeln und nicht den Mikroelektronikern ihre ICs "wegzunehmen". Ich fühle mich gleich gar nicht mehr sooo schuldig, gewagt zu haben, hier mein Problem zu diskutieren ;)

Oliver Bartels schrieb:

Für die Vierlagenplatinen ist das Geld schon da. Auch außerhalb von irgendwelchen Abschlußarbeiten. Aber bei Prototypen verschiebt sich halt das Verhältnis von Platinen und Bauteilkosten sehr deutlich, da kann man dann schon verstehen, wenn versucht wird einen teuren DDS Chip auf eine billige doppellagige Platine zu basteln.

Was leider keinesfalls sicher ist, auch dort kann man noch genug Fehler machen.

Jan

Oliver Bartels schrieb:

Aussage vom Prof. zu MPW Runs für Diplomarbeiten: Das Geld ist da weniger das Problem, aber innerhalb der 6 Monatsfrist für eine Diplomarbeit ist Entwicklung, Fertigung und abschliessende Tests kaum schaffbar.

Jan

Hallo Oliver,

Bei mir bisher nicht :-D

Sofern man nicht mit jedem Pfennig rechnen muss. Muss man aber hin und wieder. Und bei Flex wird Mehrlagen richtig teuer. Da darf ich naechste Woche die ersten 20 Units testen. Wenn's so ausgeht wie Du schriebst, muss ich mir selbst an die Nase fassen. Sollte aber fluppen, und da kann das neue DSO mal so richtig zeigen, was es drin hat.

Stimme voll zu. Wobei man auch bei 2-Lagen eine Ground Plane haben kann. Das ist aber wie das Loesen des Rubix-Cube mit verbundenen Augen. Viele Ein-Ohm Widerstaende ....

Hier fahren etliche ihre Diesel mit dem Altfett aus der Pommesbude. Ist eine echte Qual fuer den Fahrer dahinter. Statt Kerosingeruch duftet es nach Abendessen und er bekommt Heisshunger auf Hamburger. Letztens wollten unsere beiden Hunde beinahe so einem Auto hinterher.

Photoschicht entwickeln soll frueher sogar im Rhein gagangen sein, aber die Zeiten sind zum Glueck vorbei.

Nochmal, auch wenn der Thread dadurch bald Postings im Dreistelligen hat ;)

Ich habe mir mal Deine Homepage angesehen, Oliver. Verständlich, dass Du nach so vielen Jahren in der Branche und den Projekten die Erfahrung hast zu sagen, wo die Grenzen einer Technologie erreicht sind. Ich wollte zuerst einen Multilayer, nach vielem Hin und Her ist es dann "erstmal" eine zweilagige Platine mit viel Masse geworden. Auch wenn ich nach dieser Arbeit vielleicht sobald nicht wieder etwas im HF-Bereich machen werde und vorrangig kostensensiblere Dinge angehen werde bin ich an den fachlichen Meinungen hier interessiert - sieh's mal positiv, so könnt ihr dabei helfen, die eklatanten Defizite der deutschen Unis auszugleichen :) Dass eine vierlagige Karte vieles vereinfachen würde ist mir klar, aber dass es mit einer zweilagigen nicht trotzdem sauber lösbar sein soll glaube ich dennoch nicht. Unter allen sensiblen Bereichen ist durchgehend Kupfer, und das Synthesesignal der schon funktionierenden Schaltungsteile erfüllt voll und ganz die Anforderungen. Ich für meinen Teil bemühe mich jetzt wieder um etwas Sachlichkeit und werde die Newsgroup im Laufe der nächsten Woche erneut behelligen, wenn ich Messergebnisse aus dem Labor habe - wenn sich nicht allzu breiter Widerstand regt...

Hallo Jan,

Huh? War der jemals in der Industrie taetig?

Wir haben hier in sechs Monaten einen kompletten High-Voltage Chip durchgezogen, und zwar bis zum funktionierenden Prototypen. Soll er mal nach USA kommen.

Klar, und ich sage auch, dass das nicht an den Studenten liegt.

Es wundert mich nur stark, dass trotz Studiengebühren noch nicht mal das Geld für einen Multilayer da ist, aber jede Menge Kohle für Verwaltungsshice zum Fenster rausgeworfen wird.

Für die Nasen ist nämlich komischerweise _immer_ genügend Geld da ...

Das steht nirgendwo. Es geht nicht gegen Euch, es geht gegen die allseits bekannten Uni-Abläufe, die Du selber schilderst:

Ja leider, das sind dann die künftigen Power Point Ing. ;-/

Wieso ist das verwerflich, ich hoffe, die Tipps mit der Entstörung haben geholfen.

Nur: Wenn die Power Plane fehlt, dann fehlt sie leider.

Das ist schwer nachträglich zu korrigieren, und da würde ich auch dem "bitte zwei Lagen" Prof. in den ... treten, denn genau das ist sein Job, dass er Euch _vor_ der Abgabe der Platine tief in die Augen schaut und fragt: "Willst Du das wirklich so machen ?"

Gruß Oliver

Alles nur Bürokraten-Pappnasen.

Es gibt soviele Studis, welche die Regelstudienzeit überziehen, da kommt es darauf doch nun wirklich nicht mehr an. Da vergibt man halt das Thema vorzeitig.

Aber so ist sie, die Bürokratie, wir haben eine Vorschrift, dass das in 6 Monaten erledigt sein _muss_, egal wie sinnfrei das ist, es wird gnadenlos umgesetzt :-(

Gruß Oliver

Hallo Oliver,

Da muss ich aber anmerken, dass viele dieser Absolventen zwar im Schlaf VHDL und SPICE koennen, doch in der Praxis hapert es ordentlich. Sie wissen oft nicht mal, was "Weller" ist. Oder sie nehmen an, dass Ringkerne etwas sind, was die Maedels heutzutage so am Halskettchen tragen, weil Ferrit gut zum schwarzen Nagellack passt.

Stimmt. Bei DDS sollten man nicht kleckern, sondern klotzen ;-)

Dennoch kann ein wenig kostensensitives Design fuer den Beruf nicht schaden.

Danke :)

Ich glaube, die sind mir vorhin auch gerade ziemlich sauer aufgestoßen. Und so richtig "den Schuldigen" finden dürfte in einem seit Jahrzehnten einge(ver)fahrenen System auch schwierig sein.

So isses. Eine Groundplane ist ja da, nur leider 1,5mm unter dem Signallayer ;) Ich werde Dienstag oder Mittwoch mal den Synthi und ein vernünftiges Oszi für mich reklamieren und messen, woran ich wirklich bin. Mit dem Zeug hier auf dem Schreibtisch kann ich allenfalls feststellen, dass da was nicht stimmt. In der Werkstatt könnte ich zB die Impulse vom Lock Detector auch bewerten und das dicke LeCroy od R&S kann dann jedem Impuls auch noch das Horoskop erstellen - sollte es bei dem Preis zumindest können.

Ich werde versuchen, es mit der Sparplatine zum Laufen zu bekommen, aber ich habe bereits eine Lehre draus gezogen und werde auch empfehlen, es unter Einbeziehung der bisherigen Modifikationen vierlagig aufzubauen. Muss nur ein paar Messungen deutlich dafür sprechen lassen ;)

Hallo Stefan,

Um es mal deutlich zu sagen: Ich finde es toll, dass Du eine Hardware Arbeit machst. Da trauen sich heute nicht mehr viele dran. Also nur Mut. Genau solche Leute suchen wir hier oft haenderingend.

Joerg schrieb:

War er.

Das das grundsätzlich machbar ist, glaube ich gerne. Aber für einen einzelnen Studenten, dessen erster Chip das ist, und der nebenbei noch die passende Arbeit schreiben muss und der sich auch noch an den Terminplan für den MPW Run halten muss? Falls das klappt, ist das zumindest eine ziemlich sportliche Leistung.

Jan

In article , Joerg writes: |> > Aussage vom Prof. zu MPW Runs für Diplomarbeiten: Das Geld ist da |> > weniger das Problem, aber innerhalb der 6 Monatsfrist für eine |> > Diplomarbeit ist Entwicklung, Fertigung und abschliessende Tests kaum |> > schaffbar. |> > |> |> Huh? War der jemals in der Industrie taetig? |> |> Wir haben hier in sechs Monaten einen kompletten High-Voltage Chip |> durchgezogen, und zwar bis zum funktionierenden Prototypen. Soll er mal |> nach USA kommen.

Es geht hier um eine DIPLOMARBEIT. Da sind in den 6 Monaten auch noch Einarbeitung und mind. ein Monat Text schreiben drin, und das als Einzelperson. Wenn da nur irgendwas klemmt (schrottige Tools, etc.), ist bald was am dampfen. Sowas würde nur gehen, wenn der Bearbeiter schon vorher in einem Praktikum die Tools ausführlichst erlernt hat...

Mehrere DAs im Team zum gleichen Thema könnten zwar sowas etwas erleichtern, sind aber mit Vorsicht zu geniessen. Es kann da durchaus passieren, dass eine Schlafmütze alle anderen mitreisst und deren Ergebnis ruiniert. Und das schlägt dann schnell auf den Betreuer zurück...

Dann schreib ruhig den Satz von Jörg rein, unten in diesem Posting steht auch das "warum".

Du sprichst Wahres, again, es ging nicht gegen Dich.

Aber wenn $PROF schon mit zwei Lagen aus Kostengründen ankommt, dann möge er wenigstens einen dezenten Hinweis geben, worauf man achten soll.

Die Synthesesignale sind auch nicht so das Problem.

Aber was Du Dir unbedingt ansehen solltest, und das hat Euch $PROF offenbar nicht erklärt, das ist, wo der _Strom_ auf der Masse längs fließt.

Das ist nämlich bei so schnellen DDS-Schaltungen der alles entscheidende Punkt.

Wenn Du nämlich im Layout z.B. folgende Konstruktion hast:

(Masse-VCO) --1-- (Masse-DDS-digital) --2-- (Masse-Netzteil)

dann wirst Du nie eine sauber arbeitende PLL haben, weil dem DDS sein Potenzial infolge der Induktivität der Leitung 2 kräftig im hochfrequenten Bereich schwanken wird und er damit den VCO via 1 mitnimmt.

Und die DDS Bausteine machen kräftig Radau auf der Masse, da fließt sehr viel sehr schneller Strom, typisch einige hundert Milliampere innerhalb von Nano(!)sekunden geschaltet. Und da spielt der ohmsche Widerstand der Masseleitung garkeine Rolle, das geht rein induktiv.

Versuche einfach mal mit dem Oszi zu messen, was Dein VCO tatsächlich als Masse sieht, Du wirst Dich wundern.

Alleine schon das Aufteilen einer Massefläche ist bei so einer Schaltung eine extrem kritische Angelegenheit, wir machen es wohlberechnet zur Steuerung des Stroms (digitale Ströme dürfen nicht durch analoge Sektionen fließen), Jörg täte das u.U. komplett ablehnen ;-) und man kann Stunden darüber philosophieren.

Gruß Oliver

Es ist alleine deshalb schon schwierig, weil die MPW's terminiert sind und der Durchlauf ca. 3 Monate benötigt. In einem Monat ist so ein IC seriös kaum zu entwickeln und nachher zu testen, es sei denn, es geht um irgendeine mickrige Teststruktur.

Der Punkt ist ganz einfach, dass in dem Fall die 6 Monate Unfug von Bürokraten sind, und zwar grober, weil dadurch die gesamte Ausbildung deutscher Ingenieure dezent um einen der wichtigsten Bereiche der Elektronik überhaupt dezent drumherumgeleitet wird.

Jörg fragte neulich, warum es hier so wenig Firmen wie Linear Technology oder Hittite usw. gibt: Auch darum. Nur mit Anwendungen und Pflichtenheften können wir hier auf Dauer nix werden.

Gruß Oliver

|> Aber so ist sie, die Bürokratie, wir haben eine Vorschrift, dass das |> in 6 Monaten erledigt sein _muss_, egal wie sinnfrei das ist, es wird |> gnadenlos umgesetzt :-(

Bei triftigen Gründen ist eine Verlängerung durchaus drin, das muss aber der Prüfungsausschuss genehmigen. Ich hatte zB. eine, weil anno '96 das schrottige Synopsys zwischen Stack Traces, VHDL-Legasthenie, Synthese-Bugs und Swapping gefangen war.

Aber aus Gründen der Gerechtigkeit kann man nicht einfach mal eben je nach Gusto die DA längern dauern lassen. Das einzige, was da geht, ist zur Einarbeitung die Anmeldung etwas rauszuzögern, aber mehr als 4-6 Wochen ist auch unfair. Wenn man sowas komplexes wie MPW will, soll man vorher ein vernünftiges Praktikum machen.

Bei uns (Info) kann man das aber ohnehin etwas entzerren, indem der Studi zB. erstmal ein Systementwicklungsprojekt macht, d.h. sich einarbeitet, rumfrickelt und dabei lernt. Im Anschluss kann er die entstandenen Ergebnisse bzw. Gerüste in einer DA perfektionieren und wissenschaftlich aufarbeiten. Damit sind effektiv ca. 12 Monate für ein Projekt möglich. D.h. so bürokratisch ist das alles gar nicht. Das setzt aber auch vorraus, dass der Studi auch rechtzeitig weiss, was er will...

..sondern das, was die DDS den empfindlicheren Baugruppen - vor allem dem VCO - antut.

Wunder über Wunder - das hat einer der guten Profs während meiner Unizeit dann doch erklärt, auch so, dass man die Bedeutung erkennen konnte, wenn man denn eine Vorstellung davon hat, wie eine Leiterplatte überhaupt aussieht. Dass das keine Selbstverständlichkeit im 7. Semester ET an der TU ist, ist wohl auch klar %)

Keine Sorge, sowas mache ich dann doch nicht mehr :) Die Massen der Beiden treffen sich auf halber Strecke an den Entkopplungs-C's der Spannungsregler für DDS-Core und VCO, sicher suboptimal realisiert, aber zumindest war mir das Problem bewusst.

Klar, vor 15 Jahren habe ich mich auch noch gewundert, warum auf Leiterplatten teilweise 0-Ohm-Widerstände von Masse nach Masse geschaltet sind, die Sache mit den gestaffelten Kondensatoren hatte ich da schon realisiert. Wobei da auch Nachbesserungsbedarf besteht, wie mir das Schreibtischoszi verraten konnte.

Mache ich im Institut, meine Werkstattgeräte werde da nur die halbe Wahrheit sprechen (Analog 100MHz, DSO mit 200MS/s). Bei der Gelegenheit werde ich gleich mal die EMV-Experten dort konsultieren.

Bestimmt, daher werde ich erstmal Stunden messen und dann sehe ich vielleicht auch schon klarer.

Danke erstmal :)

Hallo Jan,

Aber dann vermutlich nicht in USA :-D

War mein zweiter. Wobei der davor wahrscheinlich nicht gilt, denn da hatte ich nur den HF-Vorverstaerker drin umentwickelt.

Den Terminplan fuer Shuttle Runs oder MPW muss man natuerlich genauso im Auge behalten wie den Abflugtermin bei der Urlaubsreise. Mit einem Achtstundentag war das nicht gegangen.