PLL mit 4046

Dec 14, 2007 13 Replies

Hallo zusammen,



ich bastel immer noch an meinen DVMs rum und habe nun eine neue Frage:



Um die Vorteile der 50Hz-Unterdrückung des Dual-Slope-Verfahrens bei einem 7107 zu nutzen, habe ich versucht den 40kHz Takt mit Hilfe einer



4046-PLL aus dem Netzsignal zu gewinnen. Mit dem Ergebnis bin ich aber nicht zufrieden:

Es ist klar erkennbar, dass die 40kHz mit dem 50Hz-Signal gekoppelt sind, das kann ich mit einem Tongenerator für die 50Hz und Frequenzzähler für das 40kHz nachweisen - das 50Hz-Signal zieht die



40kHz in der richtigen Richtung mit. Aber die Verknüpfung ist nicht starr. Wenn ich mir auf meinem echten Zweistrahler das 50Hz und 40Khz Signal bei fester 50Hz Frequenz gleichzeitig darstellen lasse, sehe ich Folgendes:

Trigger auf 50Hz oder Line und Zeiteinstellung für das 40kHz-Signal: Die Kurve "steht", zuckt aber und läuft mal nach links, dann nach rechts.



Trigger auf 40kHz: Das 50Hz-Signal läuft in eine Richtung durch und steht nur bei einer bestimmten Eingangsfrequenz.



Bin ich zu anspruchsvoll, oder habe ich einen Entwurfsfehler und wo sollte ich den dann suchen? Wenn ihr Details braucht, stelle ich die Schaltung gerne ins Netz.



MfG / Regards



Peter Engels


This OS/2 system uptime is 01 hours, 23 minutes and 21 seconds. Please use the reply-to address for e-mails!

Guten Morgen,

ohne den Rest der Schaltung zu kennen... warum nimmst Du nicht einfach einen Quarzoszillator und teilst passend herunter? Die Integrationsintervalle müssen ja nicht phasenstarr zur Netzfrequenz sein. So stabil wirst Du Deine PLL so ohne Weiteres nicht hinbekommen, da musst Du Dir schon ein paar Gedanken über die Regelschleife machen. Es gibt von z.B. von National, Motorola u.a. einige Appnotes zu dem Thema.

Gruß, Bernhard

Peter Engels schrieb:

Doch. Sonst funktioniert die Unterdrückung der Netzeinstrahlungen nicht, weil sie im Intergral nicht rausfallen und die Anzeige "zittert". Ein freilaufender Oszillator bringt an dieser Stelle ebensowenig, wie ein Quartzoszillator, selbst wenn er im Ofen auf konstanter Temperatur gehalten wird. Der Takt muss absolut netzsynchron sein, sonst wird das nichts.

MfG / Regards

Peter Engels

This OS/2 system uptime is 02 hours, 02 minutes and 51 seconds. Please use the reply-to address for e-mails!

Hallo Peter,

Peter Engels schrieb:

sag mal, wieviel Stellen hat denn dieses Wunderding? 8.5??? Beim 7107 tickt ein RC-Oszillator(!), nur mal so als Hinweis... Es geht hier "nur" um Serientaktunterdrückung. Beispiel für ein industrielles Gerät: 15000 Digits Bereich, 70 dB Serientaktunterdrückung, Zeitbasis: Quarz. Billige Quarz(oszillatoren) bekommst Du mit 50 ppm Absolutgenauigkeit. Deshalb: lass das mit der PLL, ist hier nicht nötig.

Gruß, Bernhard

Das Wort kannte ich bis eben noch gar nicht. Aber es scheint das richtige zu bedeuten: die Unterdrückung von Fehlern durch Netzbrumm auf der Meßgröße.

Sehe ich (bzw. die mir vorliegende Literatur) nicht so. Ohne Kopplung von Meßintervall und Netzfrequenz ist die Dämpfung im wesentlichen von der Länge des Meßintervalls abhängig mit ca. 10dB/Dekade. Integrations- zeiten um 100ms (5 Perioden) haben schlimmstenfalls weniger als 25dB Dämpfung, halbwegs abgeglichen auf 100ms eher 40dB (ein Beispiel aus dem Text[1]: bei 100ms und 1% Frequenzabweichung sind es 40dB)

Wenn man die Integrationszeit nicht stark verlängern will, sollte man den Takt per PLL an die Netzfrequenz koppeln und kommt dann auch über

100dB. Für 2000 Digits sollte man schon 60dB anstreben. Das wäre ohne PLL (und Abgleich auf 1%) nur mit 10s Integrationszeit zu schaffen.

@Peter: deine Messungen besagen nicht sehr viel. Beim Triggern auf die 50Hz ist die Triggerschwelle entscheidend. Wenn die wackelt, dann wackeln die 40kHz auf dem Oszi auch. Beim Triggern auf 40kHz gibts einfach zu viele Triggerpunkte. Du solltest die 40kHz runter- teilen, z.B. auf 400Hz und dann darauf triggern.

[1] "Mikroelektronik in der Amateurpraxis 3", Militärverlag der DDR, 1987

XL

[...]

so genau hätte ich das als Hobbybastler nicht begründen können, aber mir war klar, dass das nur netzsynchron funktionieren kann.

Du hast natürlich Recht, das hatte ich mir nicht überlegt! Ich dachte, phasenstarr ist phasenstarr ;-) Die Teiler sind zwangsweise auf der PLL-Unit mit drauf, ich teile zweimal durch 10 (4518) und noch einmal durch 8 (4024). Deshalb ließ sich das leicht überprüfen: Je mehr ich mich den heruntergeteilten 50Hz nähere, desto stabiler wird das Schirmbild. Die 50Hz sind dann perfekt synchron.

Die Anzeige wackelt auch nur noch bei Widerstandsmessungen, ein 1,8kOhm springt mir ab und an um +/-10 Digits. Das hat aber andere Ursachen und mit der PLL nichts zu tun. Danach muss ich noch suchen. Danke für den Hinweis!

MfG / Regards

Peter Engels

This OS/2 system uptime is 04 hours, 39 minutes and 29 seconds. Please use the reply-to address for e-mails!

Hallo,

Axel Schwenke schrieb:

ja, genau. Auf Neudeutsch wohl "Normal Mode Rejection" (NMR).

Im Normalbetrieb dürfte die Netzfrequenz kurzzeitig so auf 10..50 mHz genau sein (2*10E-4 .. 10E-3), übers Jahr gemittelt lt. Radiowecker sicher besser als Billigquarz. Deshalb ja mein Vorschlag mit Quarz,

10E-5 Genauigkeit.

Angenommen, man integriert über eine Periodendauer, indem man die Integrationszeit mit 10E-3 Genauigkeit einhält. Ohne den Aufwand einer phasenstarren Kopplung. Schlechtestenfalls erwischt man den Abschnitt um die Spitze der Sinuskurve, welcher dann ungefähr mit (10E-3 * sqrt(2) * Ubrumm,eff) = ca. 1.5*10E-3 vom Brumm in das Gesamtergebnis eingeht. Wären 57dB NMR, bei 10 mHz genauer Netzfrequenz ca. 63dB NMR.

Welche Brummspannungen erwartet man eigentlich?

Das mit der PLL gabs tatsächlich bei den seligen Prema-Multimetern, hier noch die Datenblätter.

formatting link
formatting link
Das ist aber eine ganz andere Liga als Peters Eigenbau.

@Peter: Deshalb lohnt in Deinem Fall der Aufwand nicht.

Gruß, Bernhard

Bernhard Deny schrieb:

Das waren ja auch die mit einem 24-Bit Wandler als Modulblock. Mein ehemaliger nun verstorbener Cheffe hatte das Ding ganz glücklich auf seinem Schreibtisch als nächstes Projekt platziert. Prema war ja um die Ecke...

(Sein verschrobenstes Projekt war wohl der 6-beinige Laufroboter, dem ein Student Leben einhauchen mußte. Oder wie wärs mit der Industrial Control-Visualisierungssoftware auf DOS. Dann kam Windoof...)

- Henry

www.ehydra.dyndns.info

Hallo,

Henry Kiefer schrieb:

ja, das sind schon nette Geräte, wir haben auch das eine oder andere aus der Quelle herumstehen. Leider hat man dort das Produktsegment Messtechnik gestrichen, auf der Webseite findet sich nicht mal ein Hinweis, dass man in dieser Richtung lange Zeit tätig war. Die gleiche Unsitte wie bei anderen Halbleiterhestellern. Als wäre denen das peinlich oder der Bau von Messgeräten sittenwidrig. Was tut man bei einem Defekt? :-o

Gruß Bernhard

Bernhard Deny schrieb:

Du hast mehr Chancen als bei den meisten anderen Herstellern. Sie haben immerhin ihren Namen behalten und wohnen auch schon länger an der gleichen Stelle ;-)

- Henry

www.ehydra.dyndns.info

Stimmt, es gibt immer noch einen Geräteservice von Prema. Dort arbeitet offensichtlich zwar nur noch ein kompetenter Mitarbeiter, aber... immerhin.

Ich hab's gefunden: Ich hatte die Anoden der 7-Segment-LEDs in der Nähe des 7107 an +5V gelegt, bei ziemlich dünnen Leiterbahnen. Jeder Wechsel der Anzeige erzeugte jetzt einen kurzen Störimpuls, der zu diesem Verhalten führte. Mit dem Oszi war nur zu erkennen, das die Spannun leicht in Bewegung war, erst als ich mir die Spannung mit dem Signalverfolger mal angehört habe, war das Knacken deutlich zu hören, das bei ruhiger Anzeige sofort aufhörte. Ich habe die Anoden jetzt direkt am 7805 angeschlossen und jetzt ist endlich Ruhe. Warum nur der Widerstandbereich betroffen war, ist mir allerdings immer noch ein Rätsel.

MfG / Regards

Peter Engels

This OS/2 system uptime is 01 hours, 12 minutes and 22 seconds. Please use the reply-to address for e-mails!

Hallo Peter,

Ich habe soeben mal den Thread gelesen. Ich weiss nun nicht ob Dir der folgende Elektronik-Minikurs etwas helfen kann. Vielleicht? Schau einfach mal kurz rein:

"50-Hz-Notchfilterbank in SC-Filter-Technik: PLL-Taktgenerator (Teil 2)"

formatting link
Siehe Kapitel "Der netzfrequenzsynchrone Frequenzmultiplier"...

Gruss Thomas

Mein ELKO-Buch ueber Opamp, OTA und Instumentation-Amplifier: http://www.elektronik-kompendium.de/shop/buecher/ operationsverstaerker-und-instrumentationsverstaerker (Aendere "akz" mit "tardis" in der Mailadresse fuer Reply!)

Hallo Peter,

Peter Engels schrieb:

das Synchronisieren mit CD4046 PLL wurde bei uns vor langer Zeit bei der gleichen Aufgabe (integrierender Wandler) erfolgreich eingesetzt. Ich habe zwar jetzt nicht den Unterschied zu einem freilaufenden Oszillator berechnet, aber wegen des geringen Aufwands finde ich diese Methode schon sehr gut. Die 50 Hz-Referenz sollte natürlich sauber gefiltert und mit Schmittrigger erzeugt vorliegen.

Der 4046 liefert beim Charge Pump PD2 (Ausgang Pin 13) am VCO-Eingang (Pin 10, Demodulator out) normalerweise eine sehr saubere Gleichspannung, sobald er eingerastet ist. Falls die Referenz von hier

50 Hz moduliert oder gestört sein sollte, dann allerdings schlagen je nach Schleifenfilter die 50 Hz dort deutlich durch.

Da bei uns derzeit PLL ein Thema ist, habe ich mal ein idealisiertes Simulationsmodell für PSPICE des 4046 hier laufenlassen mit Schleifenfiltern bis 5. Ordnung.

Wenn Du mit dem Scope an Pin 10 keine saubere DC siehst (vorausgesetzt, die PLL ist stabil eingerastet), so werden Störungen irgendwo eingekoppelt, die Du dann beseitigen solltest. Diese Störungen erscheinen bei Dir um Faktor 800 vergrößert am VCO-Ausgang als unerwünschte Frequenzmodulation.

An Pin 1 (Phase Pulses) ist high gleich eingerastet und low nicht eingerastet. Dort sollte high anliegen mit sehr schmalen 50 Hz-Pulsen nach 0, im Idealfall extrem schmal. Daran sieht man die restliche Korrektur, die ja immer irgendwie nötig ist.

Ich sehe das zwar nur in der Simulation und nicht im wirklichen Aufbau, aber der Demodulator Out müßte IMHO so sauber wie möglich sein, damit die PLL funktioniert. Da der VCO-Eingang analog ist, könnten ihn alle digitalen Schaltflanken in der weiteren Umgebung stören.

mfg. Winfried

Join the Discussion

Have something to add? Share your thoughts — no account required.

Didn't find your answer?

Ask the community — no account required