ModelSim Altera Lizenz

Hi!

Kann mir jemand weiterhelfen: Ich möchte ModelSim (Altera) benutzen, erhalte beim Start aber einen "Fatal License Error". "Unable to checkout a license. Make sure your license file environment variables are set correctly and then run 'lmutil lmdiag' to diagnose the problem. (...)".

Ich bekomme dieses Problem nicht in den Griff. Mir fehlt offenbar ein Lizenzfile. Auf der Seite, auf der das Programm angeboten wurde, habe ich aber auch nach längerem Suchen keine Möglichkeit gefunden, eine Lizenzdatei zu bekommen.

'lmutil lmdiag' liefert mir einen Eintrag für das Lizenzfile der Quartus 6 Web Edition und irgendein anderes Lizenzfile von so einem Excel-Lernkurs (nicht meiner :) ). Für ersteren hab ich die von ModelSim gerügten Umgebungsvariablen entsprechend angelegt; aber ohne Erfolg.

Hat jemand eine Idee?

Vielen Dank und viele Grüße!

Reply to
Lutz Mermann
Loading thread data ...

lösche mal ~/.flexlmrc

HTH Gruß Martin

Reply to
Martin Klar

So ich habe jetzt mindestens zehn Stunden darauf verwendet, ModelSim irgendwie zum korrekten Arbeiten zu bewegen. Leider bekomme ich nach wie vor den gleichen Fehler.

Soweit ich weiss, ist ModelSim Altera eine OEM-Version von ModelSim, die auf Altera-Bausteine zugeschnitten ist und eine Beschränkung in der Funktionalität aufweist - dafür ist das Programm kostenlos. Irre ich mich hier schon? Ist das Programm gar nicht kostenlos und ich habe schlicht keine Lizenz?

Falls das so ist frage ich mich warum es dann eine beschränkte OEM-Version gibt und zweitens warum um Gottes Willen auf der Seite von Altera keine brauchbare Aussage zu diesem Thema gemacht wird.

Falls ModelSim Altera doch kostenlos ist, dann bitte ich nochmal ganz doll jeden, der eine Idee hat, wie ich das Programm zum Funktionieren überreden kann, mir - auch die abenteurlichsten - Tipps zu geben.

Viele Grüße!

Reply to
Lutz Mermann

Lutz Mermann schrieb:

Bei der XILINX Variante ModelSim XE Starter gibt es unter Start -> Programme -> ModelSim XE auch den Eintrag 'Submit License Request'. Vielleicht gibt es diesen Punkt auch bei der Altera Version?

Über diesen Weg habe ich eine passende 'license.dat' bekommen.

Gruß + HTH, Volker

Reply to
Volker Schefuss

Hallo,

Lutz Mermann schrieb:

vor

auf

mich

ine

ion

F=FCr Altera bin ich nicht ganz sicher, aber du bekommst eigentlich schon eine kostenlose Lizenz f=FCr Modelsim bei den =FCblichen OEM-Paketen. Hast du eine Datei namens License.dat mit Eintrag der mti enth=E4lt? Sonst musst du evtl noch den Simulator bei Mentor freischalten lassen, sprich dir eine solche Datei senden lassen. Zeigt LM_LICENSE_FILE auf die Datei? Ist flexlm =FCberhaupt instaliert? Das w=E4ren so die ersten Verd=E4chtigen meiner Meinung nach.

bye Thomas

Reply to
Thomas Stanka

"Lutz Mermann" schrieb:

[...]

Es gibt eine MÃglichkeit ModelSIM XE von Xilinx zu installieren, dazu noch die Bibliotheken von Altera und es funktioniert prÄchtig (so mache ich das). Wie genau das geht:

formatting link

Viel Erfolg,

Konstantin

Reply to
Konstantin Schmidt

Auch wenn man's dann am Laufen hat ist nicht unbedingt für immer Ruhe. Neulich habe ich einen neuen Linux-Bootblock auf mein System gespielt, worauf mir mein gekaufter Modelsim PE für Windows eröffnete, ich hätte an der Systemuhr gespielt und deshalb wäre die Lizenz verfallen.

Das irritiert mich in mehrfacher Hinsicht:

  1. Wer sich ungebeten an meinem master boot record zu schaffen macht ist malware.
  2. Was hat der MBR mit der Uhr zu tun?
  3. In meiner Lizenz steht nichts von einem Verfalldatum.

Ich denke, die haben den license manager mutwillig so kompliziert gemacht bis sie selber nicht mehr durchblicken.

Auch davor habe ich schon den support gebraucht weil der Modelsim PE nicht mehr wollte. Kundenbindung der unangenehmsten Art. Und kein Wunder, daß man ihn nicht bekommt, wenn man nicht mindestens 1 Jahr Support mitkauft.

Gerhard

Reply to
Gerhard Hoffmann

ihn = Modelsim

Reply to
Gerhard Hoffmann

wollte.

Jo mei, Du hast ein US Hochsicherheitsprodukt mit allen Schikanen erworben, dies war die erste.

Das Teil selber ist IMHO garnicht mal so schlecht, aber der Super-Super-Hochsicherheitsfetisch ist jenseits des Teichs gerade ziemlich in.

Aber bitte nicht beklagen, ich erinnere mich noch an die schönen Diskussionen hier, dass Dingle-Dangle-Dongles beliebig böse seien und Softwarehersteller ohnehin und sowieso. Dies ist nun eine donglelose Softwareaktivierung: "you wanted it, you got it".

Liebe Leute: Ihr habt es gezielt und vorsätzlich den europäischen Anbietern beliebig schwer gemacht, es konnte nie billig genug sein und es sollte beliebig kopierbar sein, sowieso per Selbstjusitz, und am liebsten hätte man noch gerne eine klitzekleine Extraneidsteuer für böse Softwareanbieter, so noch als netten zusätzlichen Standortnachteil neben dem kleineren Markt und der doppelten Abgabenlast :-(

Nun gibt es keine EU-Anbieter mehr, zumindest nicht für VHDL, ich werde z.B. einen Teufel tun und einen VHDL-Simulator als Zusatz zu unserem EDA schreiben, obwohl wir durchaus mal einen vielversprechenden Digitalsimulations-Ansatz codiert hatten. Aber wie gesagt, siehe oben. Dann lieber Urlaub. Warum soll man Lebenszeit dafür opfern, dass das Volk nur rummault und kopiert und "billig" schreit :-(

=> Ihr wolltet es so und nun lebt bitte damit.

Und zahlt bitte brav die Rechnung und unterwerft Euch dem Hochsicherheitsprozedere.

Ach ja: Als ganz neues tolles Feature wäre natürlich die regelmäßige Reaktivierung der Software per Fingerabdrucksensor denkbar ;-/ Selbstverfreilich mit Online-Abgleich bei CIA und NSA ;-/

Ciao Oliver

P.s.: Du darfst ruhig über den Lizenmanager maulen und Du hast sicher nicht ganz unrecht. Nur wird Deine Meinung niemanden interessieren, denn durch das Kundenverhalten wurde ein US-basiertes Oligopol gebildet. Böse Zungen könnten behaupten: Ein Monopolist oder Oligopolist hat keine Kunden. Sondern nur Geiseln ;-/

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10
Reply to
Oliver Bartels

Warum nur finde ich Deine postings immer so sehr eindeutig und zutreffend?! *g*

Reply to
Ralph A. Schmid, DK5RAS

Wie Oliver Bartels so treffend in die Tastatur meisselte...

Da werden wieder Erinnerungen an LOG/iC und die Firma Isdata geweckt. Ein Tool für alle Bausteine, einheitliche Beschreibungssprache, später auch VHDL, nur die Fitter der Device-Hersteller wurden zusätzlich benötigt (und DIE waren dann auch immer mit Dongle!!).

Aber da sich Ichbindochnichtblödundgeizistgeil in den Chefetagen durchgesetz hat, hat man halt 5 verschiedene Tools mit 5 verschiedenen Sprachdialekten eingesetzt - waren ja fer 'umme.... Die Entwickler können sich damit rumschlagen (kostet ja kein Geld?!?) Zuletzt wurde LOG/iC mit den Cool-Runnern (damals noch bei Philips) "verschenkt". Die normalen Gals gingen trotzdem. Und auch so schöne Sachen wie ROM-basierte Automaten (Device: Hyperrom) vermisse ich irgendwie.

Für alle, die sich - posthum - nochmal mit LOG/iC befassen wollen, hat Herr Prof. Ditzinger die letzte Release unter

formatting link
zum Download zur Verfügung gestellt (allerdings ist der Server z.Zt. wohl down).

tschuessle Bernhard Spitzer

--
bash.org - Top 100...
 hm. I've lost a machine.. literally _lost_. it responds to ping, it 
works completely, I just can't figure out where in my apartment it is.
Reply to
B. Spitzer

Danke für den Tip. Ich habe das inzwischen auch so gelöst und bin einigermassen zufrieden. Allerdings lässt sich trotz der Einbindung der Altera-Bibliotheken (hier Cyclone II) keine Timing-Simulation durchführen. ModelSim XE gibt sinngemäß die Auskunft, dass nur native Xilinx-Bibliotheken für die Timing-Simulation verwendet werden können.

Viele Grüße.

Reply to
Lutz Mermann

Ja. Das einige, was mich sonst noch an dem Ding stört, ist die umständliche Skalierung von pseudo-analogen Signalen im waveform viewer mit Umrechnung in Pixel von Hand.

Von wegen dongle-los. Nen Dongle braucht man natuerlich sowieso. Mit 100 EUR extra fuer USB statt parallel, IIRC.

Man sollte mal nachforschen, was eigentlich aus dem DISIM von AEG geworden ist. Frueher auf der VAX war das ein ziemlich scharfes Teil. Zwar kein VHDL, aber der Parser ist wohl das geringste bei dieser verkorksten Sprache. Ein mit vielen Chips _bewiesenes_ Simulator-Core ist der Knackpunkt.

Ja. Die Kaufaktion wurde übrigens von einer mail-Aktion von Mentor selbst getriggert, mit substantiellen Rabatten. Ich gebe mein eigenes Geld aus.

Anruf beim hiesigen Distributor: Das gilt aber nicht für Deutschland, ätsch. Darauf ich: "Dann kauf ich's halt, wenn ich das nächstemal in Palo Alto bin!" Disitri: "Das ist dann aber illegal, wenn Sie's in .de benutzen!". Die glauben tatsächlich, daß ich den Laptop abschalten muss sobald mein Flieger in Frankfurt auf der Landebahn aufschlägt. :-) Wir haben dann aber einen Kompromiss gefunden. Vermutlich brauch' ich jetzt eine Extra-Lizenz für unterwegs, nach Ländern sortiert.

Das geht sogar noch weiter. Einer meiner Kunden kat eine Platinen-Software von denen, die dürfte ich hier in in Berlin nicht benutzen, obwohl technisch mit virtuellem privatem Netzwerk ohne weiteres möglich. Legal wäre es nur in Stuttgart, im Umkreis von 200 m oder so um den Lizenzserver. Das ist nur noch krank.

Man kann in weniger als 20 Minuten eine finale Lösung für das Problem finden.

Gruß, Gerhard

Reply to
Gerhard Hoffmann

LOG/iC war eine richtig gute Sache. Wenn ich an diese Geradlinigkeit und kompakte Ausdruckskraft zurückdenke, dann k?tzt mich VHDL nochmal so intensiv an.

Warum sich gerade die Europaer dem DOD so unterworfen haben kann wohl allenfalls ein Psychiater erklären.

Gruß, Gerhard

Reply to
Gerhard Hoffmann

|> Nun gibt es keine EU-Anbieter mehr, zumindest nicht für VHDL,

Es gibt ghdl, und das wird von Version zu Version besser. Es ist schon viel stabiler als die letzte Version von Synopsys' Scirocco *) (die immer noch eine Uralt-libc will) und unterstützt auch neuere Sprachfeatures.

Das einzige Manko ist, dass es kein interaktiver Simulator mit Single-Stepping ist. Allerdings ist es so schnell, dass man bei haarigen Fällen gut mit printf-Debugging weiterkommt. Naja, und die Smartmodels fehlen natürlich, das ist wohl bei manchem professionellen Einsatz ein Showstopper...

Die Viewer-GUIs (gtkwave vs. virsim) nehmen sich nichts. Am Anfang sind beide unbedienbar ;-)

*) Bei dem Absturzverhalten von Scirocco schon bei meinen "kleinen" FPGAs frage ich mich, wie man damit professionell richtig grosse Chips entwickeln will. Ich halte es einfach für unmöglich...
--
         Georg Acher, acher@in.tum.de
         http://www.lrr.in.tum.de/~acher
         "Oh no, not again !" The bowl of petunias
Reply to
Georg Acher

Das VHDL ist in der Tat krank, alleine schon das Geschwafel, das es braucht, bis auch nur die erste Verbindung oder Logikverknüpfung geschaltet ist, geht auf keine Kuhhaut.

Halt eine typische "Fettkonzernlösung", aufgebläht bis zum esgehtnichtmehr. Lustig ist dann allerdings die Synthese oder genauer Nichtsynthese, "Error: Konstrukt geht nicht, please hope and wait for our next release ..."

Dem Konzept einer Synthese-Hochsprache spricht es völlig Hohn, wenn sie sich nicht plattformunabhängig einsetzen läßt. Der eine Compiler kann dies nicht, der andere das nicht, so wie wenn bei bei C plötzlich die Meldung käme "Can't compile nested-if inside while-loop, please try for-loop" ...

Der Grund, warum sich die US Tools durchsetzen, liegt definitiv bei den CPLD/FPGA Herstellern und natürlich in der _viel_ größeren Basis von IC-Herstellern im eigenen Land.

Gefördert wird dies durch "wir-sind-dumpf-und-geiz-ist-geil" der Anwender. Wenn letztere bei den CPLD/FPGA- Herstellern Druck machen täten, sehe es anders aus:

Wir wollten z.B. einen kleinen Fitter in den BAE integrieren, alleine, es ist unmöglich, entsprechende "welche Fuse macht was" Daten zu erhalten. Einzig Vantis hat uns seinerzeit entsprechende Unterlagen gegeben, als die von Lattice geschluckt wurden, war es vorbei.

Inzwischen hat Lattice ja noch nicht mal mehr eine einheitliche Beschreibung von Macros für EDIF.

Für die alten 1K/2K/8K gab es eine brauchbare Library, bis zur V8 des Compilers wurde auch 5K unterstützt, danach

5K auf irgendein Mach-Format verschoben, der Lever meint nur, man solle das EDIF neu generieren ;-/

Nachfragen im Support, welche Elemente dafür gültig seien, blieben erfolglos.

Lattice hat das offenbar mit den lokalen EDA Vendors in den USA ausgekaspert und läßt die Europäer bewußt außen vor, man hat sich auf unsere Fragen hin - anders kann man es leider nicht sagen - wirklich vorsätzlich dämlich angestellt. Die Höhe war dann noch, dass sie uns dann irgendeinen FAE als Endkundensupporter genannt haben, der meinte, man sollte das halt in ihrem Tool in VHDL beschreiben ...

Auch so funktioniert Protektionismus.

Nö, ein Psychologe reicht, genauer: Ein Verkaufspsychologe.

Der erklärt Dir sofort, warum ein Abteilungsleiter, welcher mit netten Reisen über den Teich zu Firmenbesuchen geschmiert wird, sich dann wehement für die entsprechende "Lösung" einsetzt. Er muss ja selber nicht damit arbeiten.

Außerdem hat der typische BWL-Dumpfmanager meist kein Rückgrat, das beste Beispiel ist der völlig verunglückte UMTS Standart: Europa hatte eine Spitzenposition beim GSM und die hat man sich durch superdämliche Vertreter auf der damaligen IMT-Konferenz nehmen lassen. Statt zu sagen "dann setzen wir es eben alleine durch", haben sie sich auf ein selbst im letzten Timingparameter völlig inkompatibles CDMA-System zu einem Zeitpunkt eingelassen, als bereits aus den USA bekannt war, dass Qual-comm diesen Namen voll und ganz verdient. Die Quittung gibt es knappe 100 Milliarden Euro später: Zum Websurfen taugt es eher schlecht als recht, für Online-Spiele - die Killerapplikation schlechthin - garnicht.

Aber die Manager auf der IMT-Konferenz haben sicher gut gespeist und dabei nett über die "einfachen Techniker" gewitzelt :-(

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10
Reply to
Oliver Bartels

Klar doch, kaum ist das Oligopol perfekt, wird der aus Marketinggründen temporär vermiedene Dangle ("wir sind doch die lieben") wieder eingeführt.

Hat hier jemand was anderes erwartet ?

Selbstredend bleiben die übrigen Gängelmassnahmen erhalten, also Aktivierung _und_ Dangle zwecks Supersicherkundenbindung.

Nebenbei hat sich die so geköderte Kundschaft den Weg zu Ersatzlösungen selber abgeschnitten ...

Tja, weißt Du, wir haben auf eine _gradlinige_ Lösung gesetzt, nämlich einen Dongle _ohne_ Aktivierung, den man sehr wohl weiterreichen darf, aber eben _physisch_.

Das hat für beide Seiten einen Vorteil: Der Kunde kann selber entscheiden, ob er die Lizenz ausleiht, und braucht uns nicht zu fragen.

Wenn er sie aber ausleiht, dann ist das eben auch eine klassiche _Leihe_ mit dem Risiko, die Ware ggf. nicht wiederzubekommen.

Er wird sich ergo überlegen, _wem_ er die Software ausleiht, und er wird kein professionelles "geiz-ist-geil-ich-hab-euch-an-der-Angel" Dienstleisternetz aufziehen (*).

Eben so, wie das für Bücher, Küchenmixer, Bohrmaschinen oder Autos auch gilt. Die Software wird einfach materialisiert, ich halte das für alle beteiligten für fair und es entspricht dem Umgang, den man seit Jahrtausenden mit Gütern gewohnt ist.

Nicht umsonst gibt es einen "Verleihnix" ;-)

Ich erinnere mich aber noch gut, wie hier mit scheinheiligen Argumenten rumgewettert wurde, wo es ehrlich gesagt nur um eines ging: Geiz-ist-geil-wie-komm-ich-gratis-an-weitere-Kopien.

Inzwischen versteht aber vielleicht der eine oder andere, dass eine (Weiter-) entwicklung von Software nur dann möglich ist, wenn sie auch bezahlt wird. Und zwar nicht nur immer "von anderen", sondern von dem, der sie auch nutzt.

Daran ändern auch tolle ".com"-geiz-ist-geil-wir-ködern-euch-so Angebote nix, am Ende vom Tag sind dann die lokalen Anbieter platt, das Oligopol da, und dann werden andere Seiten aufgezogen, dann wird der vorher so gehätschelte Kunde mit "Herr Geisel" angesprochen. Manche kapieren das aber erst dann, wenn es geschehen ist ...

Jo mei, dafür hat sie bestimmt viele bunte Bilder.

Früher in Afrika hat man dafür bunte Perlen genommen und sie den Häuptlingen gegeben ;-/

Gruß Oliver

P.s.: (*) Ich weiß nicht, ob das mit dem VPN eine gute Idee ist, es läuft nämlich nur wieder darauf hinaus, dass der, der gerade etwas mehr Geld hat, sich weitere Vorteile verschafft: a) Der Dienstleister ist elektronisch an der Kandarre, muss irgendwann das Angebot aber annehmen, weil seine Wettbewerber auch billig anbieten, mangels eigenem Kosteneinsatz für das EDA. b) Der EDA-Hersteller verkauft natürlich auch deutlich weniger und irgendwann wird es dann keinen Wettbewerb mehr in dem Markt geben, von Geiz kann keiner leben.

Vorteile hat hier nur der smarte Manager mir Kapital, der auf diese Art und Weise wieder kurzfristig Geld gespart hat. Langfristig wird unter dem so zerstörten Wettbewerb die Innovation leiden, dann hat unser Smartie aber bereits einen anderen Job.

Wie das Ende aussieht, zeigt das Speditionsgewerbe, dann werden die Lizenzkosten trotzdem den Auftragnehmern reingedrückt, selbstredend einzahlbar in einen Pool, auf dem dann der Name des Auftraggebers steht und über den er alleine bestimmt ...

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10
Reply to
Oliver Bartels

Oliver Bartels schrieb:

Danke Oliver!

Reply to
Klaus Butzmann

Naja, so schlimm ist es auch wieder nicht. Typischerweise hat man dafür ein ein Template oder emacs mit dem VHDL-Mode.

VHDL war am Anfang nicht zur Synthese gedacht, sondern zur herstellerübergreifenden *Beschreibung* von HW-Vorgängen.

Dafür ist es halt eine wirklich vollständige Sprache, mit der sich auch Dinge ausserhalb eines synthetisierbaren Chips noch beschreiben lassen. Da muss man für die Synthese Einschränkungen machen. Dass die weniger werden, liegt auch nur daran, dass die Chips grösser werden. Früher war die normale Multiplikation ein No-Go, heute ist das für FPGAs schon kein Thema mehr...

Verilog war am Anfang nur eine aufgekaufte One-Man-Show von Cadence. Bei Verilog kommt mir immer das kalte Grausen. Will so einfach aussehen wie C ({}), aber sülzt dann in entscheidenden Bereichen genau so rum wie VHDL. Für mich ist das noch mehr eine Art simpler Schaltplan mit Textmakros als VHDL.

Das ist IMO unabhängig von VHDL oder Verilog. Die normalen Compiler haben ca.

15-20 Jahre Vorsprung. Kannst du dich noch an C-Compiler vor 15 Jahren erinnern? Ich hatte da mit den ach so professionellen HPUX-Zeugs übelste Erfahrungen...
--
         Georg Acher, acher@in.tum.de
         http://www.lrr.in.tum.de/~acher
         "Oh no, not again !" The bowl of petunias
Reply to
Georg Acher

Naja, es sind halt Multiplizier in Hardware vorhanden, die es übrigens seit jedenfalls 20 Jahren gibt, nur eben nicht in FPGA's.

Das freut natürlich $SALES, wenn man dem erstaunten Ing. demonstrieren kann, dass ein Ausdruck mit *-Operator tatsächlich übersetzt wird.

In der Praxis will man allerdings sehr genau wissen, wie die Multiplizierer in die Schaltung eingebaut werden, da bringt das Ansprechen über den Operator eher wenig.

Eine Funktion oder ein Symbol täte es auch, zumal danach dann garantiert die Frage an $SALES kommt, ab welchem Release denn bitte der /-Operator mit ähnlicher Ausführungsgeschwindigkeit verfügbar sei ;-)

Ach wenn es wenigstens Schaltplantools wären, dann gäbe es eine gewisse Übersichtlichkeit.

Aber das VHDL/Verilog-Eventkonzept, bei dem man für ein schnödes Register jedesmal eine Schleife und viele if's codieren _muss_, geht IMO völlig an der Aufgabestellung Synthese vorbei. Es ist nett, auch Events zur Verfügung zu haben, aber sie nutzen zu _müssen_, ist grauslich.

Denn

- Entweder : Ich muss den eigentlichen Job der Verschaltung eh' selber machen, dann nerven die Events nur. Ich will dann sagen: Das Signal geht über ein Register und das hängt an jenem Clock usw., und zwar möglichst _kompakt_.

- Oder : Das Ding ist so schlau, dass es nicht nur auf der Ebene der Logikverknüpfungen optimieren kann, sondern auch selber weiß, wie eine Aufgabenstellung zu lösen ist. Und dann will ich mich auch nicht mit künstlich benötigten Events rumärgern.

Das VHDL/Verilog-Konzept passt IMO auf einen Simulator, um Modelle zu beschreiben, und auch da nur, weil die Dinger halt in Schritten mit einer Event-Queue arbeiten und es anders nicht gut können. Aber in der Synthese finde ich es weitgehend fehl am Platz, es täuscht eine Programmintelligenz vor, die nicht wirklich da ist, weil alles, was _wirklich_ Events bräuchte, z.B. asynchrone Eingaben, zu Chaos im synthetisierten Ergebnis führt.

Ach, soooo schlecht waren die nicht, es gab auch 1991 schon eine Version des BAE, die immerhin so performant war, dass manche Gei^H^H^HKunden genau diese Version unter DOS/DPMI (386 protected mode) bis heute nutzen ;-/

Und um 1991 gab es auch schon einen MIPS-Prozessor, der extrem von Compiler-Optimierungen abhängig ist, und ein DEC-Alpha - der garnicht mal soooviel langsamer war wie heutige Rechner - war ebenfalls in der Pipe.

Da darfst Du schon nochmal 10 Jahre zurückgehen und die Compiler wie Turbo-Pascal ansehen, die bei einem a=2+3 wirklich "Lade #2, Lade #3, addiere, speichere nach a" generiert haben. Das lag' aber wohl eher am "billisch"-Konzept, denn das PL/I/M für CP/M war dagegen schon sehr brauchbar. Und der erste Autorouter- Code von mir lief vor ca. 20 Jahren auf einem 80186 Board unter DR "C" sowie auf einem NS32K Prozessor, beide auch schon mit optimierenden Compilern.

Von daher hat sich bei dem VHDL Zeug eher sehr wenig getan, aber was erwartest Du auch, wenn die Produktpaletten primär durch Firmenaufkäufe bestimmt werden ...

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10
Reply to
Oliver Bartels

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.