Hat schonmal einer den Schaltplaneditor von den diversen FPGA-Synthesizerprogrammen verwendet? Ich habe letztens den von Quartus ausprobiert, hauptsächlich da ich mir dachte, daß man damit besser die Struktur eines Systems visualisieren und dokumentieren kann, als per reinem VHDL. Erstmal nur für Hauptebene und nur bei einigen größeren Entities auch für die Ebene darunter. In dieser Kombination ist das eine gute Idee, denke ich: Die Entities mit vielen und komplexen Prozessen schreibt man weiterhin in VHDL, da das als Diagramm recht unübersichtlich werden würde, erzeugt ein Symbol daraus und die in VHDL redundante und umständliche Verdrahtungsarbeit der Entities untereinander macht man grafisch im Schaltplaneditor. Kleinere Dinge, wie Inverter usw., kann man aber direkt mit ins Diagramm einbauen.
Was haltet ihr davon? Ich finde es von der Idee her gut, aber der Schaltplaneditor von Quartus ist noch schlimmer als Eagle. Hierarchisches Arbeiten ist zwar möglich, aber wenn man z.B. mal einen Pin mehr oder weniger an einem Symbol haben will, muß man eine Textdatei manuell editieren, denn es gibt keine forward/backward Anpassung zwischen VHDL und Symbol. Man könnte das Symbol zwar neu generieren, aber dann sind natürlich alle manuell gemachten Verschiebungen für Gruppierungen oder andere Positionen der Pins weg. Also noch verbesserungswürdig. Sind die Editoren von Xilinx, Actel, Lattice usw. besser?