Pogrammierbare Logik - Software?

Matthias Karl schrieb:

Hallo,

hier gibts LOG/iC2 zum freien Download

Bye

Matthias Karl schrieb im Beitrag ...

Praktisch jeder Hersteller hat irgendwie kostenlose Software, manchmal zeitbeschraenkt, manchmal online, manchmal unterstuetzt er nur die kleineren Bausteine oder hat Limits bei Gatteranzahl oder so.

Wenn du ein tatsaechliches Problem zu loesen hast (z.B. PCI Interface zu stricken oder so) solltest du deine Bausteinauswahl und Chiptypenauswahl von diesem Problem leiten lassen, denn meist fuehren 99% der Kombinationen Problem/Baustein/Software/Beschaffbarkeit in eine Sackgasse, und es ist der Grossteil der Arbeit einen moeglichst passendes Beispiel zu finden fuer einen Baustein, den man ohne unrealistischen Geldaufwand dann programmieren kann.

Wenn du kein Problem zu loesen hast, kannst du billige GALs brennen, mit kostenloser (aber grosser) Software von Lattice: de.sci.electronics FAQ:

--
Manfred Winterhoff, reply-to invalid, use mawin at despammed.com
Read 'Art of Electronics' Horowitz/Hill before you ask.
Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.

Zum Einstieg bzw. überhaupt für die GAL/CPLD Ebene kann ich ABEL-HDL sehr empfehlen. Für PALs gibts z.B.ISP Lever Starter von Lattice, kann neben GALs auch CPLDs Von Xilinx gibts Webpack, unterstützt allersings keine GALs Beide Packete sind Kostenlos, unterstützen neben ABEL auch Verilog und VHDL und sind 'aufwärtskompatibel' zu größeren Bausteinen. ISP bausteine können mit simpler zusatlogik (Puffer) via LPT programmiert werden

mfg Bertram

--

Bertram Geiger,  Graz - AUSTRIA
Private Mail: remove the letters "b a d" from my reply address

Hi!

ich denke aufgrund der grossen Verbreitung von VHDL in Europa und Verilog in Amiland, sollte man sich auf eine dieser Sprachen festlegen (z.b.: VHDL). Ein gutes Buch hilft da am Anfang sehr! Als Software gibts z.b. von Altera die Quartus WebEdition oder von Xilinx das Webpack. Beides kostenlos. Wer ernsthaft einsteigen will, kann sich auch direkt ein fertiges board ala

sich anschaffen (siehe auch vorletzte Elektor). Das ist allerdings dann direkt ein mittelgrosser FPGA mit sehr vielen Möglichkeiten (von VGA bis Festplatte).

CPLDs

Als JTAG-Adapter für Altera reicht bei den 5V-FPGAs auch noch eine Kabelverbindung mit 100Ohm-Widerständen ohne Buffer. Es gab allerdings im ElektorSommerheft 2002 auch ein JTAG-Adapter der kompatibel zum Altera Byteblaster ist.

mfg Jan

^^^^^^

ohne eine Sprachdiskussion lostreten zu wollen:

Ich sehe die Sprachauswahl zunächst als sekundär an. Grundvoraussetzung ist ein solides Verständnis für den Entwurf digitaler Schaltungen (synchron, asynchron, statemachine, timing ...) Ohne diesen Hintergrund wird man sich immer schwer tun funktionelle und rationelle PLD zu entwerfen, mit welcher Sprache auch immer.

ABEL und ähnliche HDLs sind leicht und rasch zu erlernen, sind sehr hardwarenah und ergeben effiziennte Designs. Darum sehe ich sie einerseits als geeignete Einstiegsdroge, andererseits als Wekzeug für GALs und mittlere CPLDs. Für FPGAs und ASICs ist sicher VERILOG/VHDL das Werkzeug der Wahl. Ich kenne durchaus Leute, die je nach Design unterschiedliche Werkzeuge verwenden. Es erinner ein wenig an den Vergleich: Assembler - C/Pascal/oder was auch immer.

Daneben können die zuvor erwähnten kostenlosen Softwarepakete auch Schaltplaneingabe und damit hierarchisches Design, ebenfalls unabhängig von der HDL.

mfg Bertram

--

Bertram Geiger,  Graz - AUSTRIA
Private Mail: remove the letters "b a d" from my reply address

Hallo, die Firma Altera bietet für ihre Chips eine tolle VHDL-Entwicklungsumgebung an, die zumindest für Studenten kostenlos ist.

Grüsse, Christian

Danke für alle Infos, da find ich bestimmt was...

Gruß Matthias