[F] Oszi: Unklares Geisterbild

Probier Dich mal an Verilog statt VHDL. Als Umsteiger vom Softwerker ist das einfacher zu lesen und zu verstehen und es lauern nicht so viele Fallstricke. Die Einstiegshürden sind einfach niedriger.

Dafür stößt man zumindest beim klassischen Verilog schneller an Grenzen, weil einigen Dinge nur sehr umständlich zu machen sind, z.B. zwei- und mehrdimensionale Felder.

Michael

Stimmt schon, braucht etwas Eingewöhnungszeit. Man muß sich immer klar machen, daß das "Programm" was man schreibt nicht wirklich ausgeführt wird, sondern nur eine Hardware beschreibt, die dann einfach da ist und parallel abläuft, wie eine Schaltung.

Hier gibt es ein Tutorial:

Ich glaube das hatte ich auch mal überflogen beim Einstieg, aber die IDE ist wirklich sehr ähnlich zu Xilinx ISE, daher musste ich nicht viel lernen. Die Online-Hilfe ist auch sehr umfangreich.

Das Tutorial beschreibt allerdings auch recht forgeschrittene Dinge, die ich bisher noch nie gebraucht habe. Vielleicht doch nicht so gut für den Einstieg. Das hier sieht besser aus:

Hier wird die IDE auch ein wenig besprochen:

Am besten mit dem sozusagen "Hello World" Beispiel im vierten Posting dort anfangen.

Ja, das ist leider ein Problem bei all diesen FPGA-Tools, das die recht viele Warnungen generieren und man die manchmal auch gar nicht beheben kann. Einige davon kann man ignorieren (und die Tools bieten meist eine Möglichkeit, die per Filter gezielt auszublenden, sodaß man die wichtigen und neue Warnungen nicht übersieht). Bei anderen Warnungn sollte man genauer hinsehen, z.B. wenn die IDE einem sagt, daß ein Pin der eigentlich was machen sollte, fest auf GND oder Vcc gelegt wurde, weil bei der Synthese alles wegoptimiert wurde, weil man einen kleinen Denkfehler beim Signalfluss gemacht hat.

Kommt immer darauf an, was man für einen Hintergrund hat. Ich habe früher auch einiges in Pascal programmiert und VHDL ist sehr ähnlich von der Syntax. Nachteil bei Verilog ist, daß es zwar einfacher zu schreiben ist, aber die Probleme dann erst zur Laufzeit zu sehen sind. Wenn dagegen ein VHDL-Programm erstmal ohne Compilerfehler durch den Synthesizer gelaufen ist, was zugegebenermaßen manchmal schon etwas nervig ist, wenn man mal wieder ein Semikolon zuviel geschrieben hat, oder man sich einen Wolf sucht, wie man am besten von "natural" nach "std_logic_vector" konvertiert, dann ist die Wahrscheinlichkeit höher, daß es auch im Chip läuft.

Manche muessen das von Anfang an richtig gemacht haben. Mein Instek ist rund fuenf Jahre alt und mit dem habe ich z.B. ganz selten mal aus dem Lot zuckende Lissajousfiguren darstellen muessen. Das hat es klaglos gemacht, im Persistence-Modus.

Man muss die Sample Sequences nicht sofort auf den Bildschirm bringen, das geht bei TFT nicht. Es reicht, wenn man das intern tut und das Ergebnis dann alle 15-20msec auf den Bildschirm bzw. ueber USB bringt. Viel mehr kann das menschliche Auge eh nicht verarbeiten.

VHDL und FPGA Hardware Design generell, habe ich früher übrigens ganz klassisch per Buch gelernt. Das hier ist prima:

Das hier fand ich auch nicht schlecht, aber eher als Nachschlagewerk:

Und dann per Spartan FPGA Kit viel selbst experimentiert.

Später hatte ich dann das Glück, FPGAs im Rahmen eines recht lange dauerden Projekts einsetzen zu können. War ich eigentlich als C++ Programmierer angeheurt worden, aber ich habe einfach mal eines Tages mein Spartan Kit mitgebracht (mit selbst programmierter Sound Synthese und VGA Ausgabe) und dürfte dann unter Anleitung von erfahrenen Leuten dort auch in VHDL programmieren. Geht nichts über learning on the job und learning by doing.

Moin!

Ja. Und mit dem alten HM303 konnte ich mir auch damals schon prima Digitalsignale anschauen.

Gruß, Michael.

Das DS2072 hat noch ein Feature: "Waveform capture" Damit kann man tausende Waveforms in den Speicher aufnehmen und dann

Signal nur kurz mit langen Leer-Zeiten dazwischen daherkommt.

Langsam wird das hier zur Rigol-Verjkaufsveranstaltung :-)

------

Kai-Martin schrieb:

Das kann mein billjes Uni-T aber auch schon, das ist die

Und es kann eine oder zwei Referenzkurven aufnehmen, die dann am

Sehr praktisch zum Vergleich vorher/nachher.

Marc

Das hat mein Agilent Scope auch, nennt sich dort "segmented memory

passenden Triggern z.B. das Debugging des C64 Address- und Datenbuses

extra Lizenz verkauft wird.

Je nach Zeitbereich zwischen 1000 und 50 000 (frames per second).

Mittelungstricks machen, oder, oder, oder.

------

Das bedeutet schon Signale im mehrstelligen GHz-Bereich - spricht