Altera - MAX7000 - wie funktioniert ISP?

Do you have a question? Post it now! No Registration Necessary

Translate This Thread From German to

Threaded View
Hi

Ich moechte mal (hobbymaessig) mit CPLDs herumspielen - der
VHDL-Simulator ist ja ganz toll, aber eine blinkende LED ist irgendwie
schoener :-)
Daher suchte ich einen Hersteller, der:
- die Entwicklungstools kostenlos (zeitlich unbeschraenkt) zur
   Verfuegung stellt
- der einem keine teuren Programmiergeraete aufzwingt (moeglichst
   Selbstbau)
- dessen CPLDs man auch in Einzelstuecken kaufen kann (Preis relativ
   egal, da nur 1 Stueck).

Daher viel meine Wahl auf die MAX7000er Reihe von Altera (konkret habe
ich mir einen EPM7128STC100-15 gekauft - aber noch nicht verloetet.

Mein (bisher) einziges Problem ist das JTAG-Interface: die 4 Pins
liegen auf ganz normalen I/O-Pins. Ich habe alle verfuegbaren
Dokumentationen ueberflogen, aber kein Informationen darueber
gefunden, wie der Programmierungsmodus eingeleitet wird. Wenn ich
die JTAG-Pins im normalen Betrieb als Ausgang konfiguriere, dann
"kaempft" doch der PLD gegen den Programmer sobald er angeschlossen
wird.

Muss vielleicht erst der Programmer und dann die Versorgungsspannung
angeschlossen werden?
Oder gibt es eine spezielle Kombination von GCLK1, OE1... ?
Oder muss nur die Clock deaktiviert werden?
Oder kann man diese Pins einfach nicht als Output benutzen? Dann
muesste doch aber die restliche Schaltung waehrend des Programmierens
auch abgeschaltet werden...

Falls mein Problem noch nicht ganz klar ist, mal ein Beispiel: bei
den Atmel-AVRs wird der Programmiermodus durch den Reset-Eingang
gesteuert - alle I/Os bleiben hochohmig, sodass der Programmer
einfach loslegen kann.

Danke schonmal...

Bye
Thomas


Re: Altera - MAX7000 - wie funktioniert ISP?
Thomas Matern schrieb:
Quoted text here. Click to load it
Hol dir mal die Datenblätter auf www.altera.com und auch die Pin-Liste
(auf meiner CD ist die nicht drauf und das Projekt mit dem EPM7128 ist
schon zu lange her, ausserdem hat es ein Kollege gemacht).

In der Pin Liste sind immer die Besonderheiten der einzelnen Pins (auch
JTAG) verzeichnet. Ich denke aber, daß mindestens das TMS (Test Mode
select) kein ganz normaler user IO ist.

Martin

Re: Altera - MAX7000 - wie funktioniert ISP?
Hi

Quoted text here. Click to load it

Hab ich schon.

Quoted text here. Click to load it

Tja, leider doch:

TDI 3D% Lab B:MC32
TMS 3D% Lab C:MC48
TCK 3D% Lab F:MC96
TDO 3D% Lab G:MC112

Die einzigen Nicht-I/O-Pins (ausser VCC+GND) sind:
- GCLK1
- GCLRn
- OE1
- OE2/GCLK2

Any Ideas?

Bye
Thomas


Re: Altera - MAX7000 - wie funktioniert ISP?
Quoted text here. Click to load it
Hi,

http://www.altera.com/literature/ds/dsbytemv.pdf
http://www.altera.com/literature/an/an095.pdf
zu finden auf
http://www.altera.com/literature/lit-m7k.html

Bei der Software: JTAG Support einschalten
(MAXPLUSII:Assign->Global_Project_Device_Options->Enable_JTAG_Support)
,damit das richtige File erzeugt wird und die Pins reserviert werden.

Karl


Re: Altera - MAX7000 - wie funktioniert ISP?
Hi

Quoted text here. Click to load it

Ok, soweit war mir das klar - wenn ich die Pins nicht als I/O benutze,
geht alles klar. Aber wenn ich sie je als Ausgang programmiere
(was ja moeglich ist), kann ich nie mehr umprogrammieren.
Stimmt das?
Oder ist das nur ein Missverstaendnis aus der Dokumentation und die
JTAG-Ports sind garkeine I/Os?

Naja, egal - dann muss ich eben mit 80 I/O auskommen :-)

Bye
Thomas



Re: Altera - MAX7000 - wie funktioniert ISP?
: Hi

:> http://www.altera.com/literature/ds/dsbytemv.pdf
:> http://www.altera.com/literature/an/an095.pdf
:> zu finden auf
:> http://www.altera.com/literature/lit-m7k.html
:>
:> Bei der Software: JTAG Support einschalten
:> (MAXPLUSII:Assign->Global_Project_Device_Options->Enable_JTAG_Support)
:> ,damit das richtige File erzeugt wird und die Pins reserviert werden.

: Ok, soweit war mir das klar - wenn ich die Pins nicht als I/O benutze,
: geht alles klar. Aber wenn ich sie je als Ausgang programmiere
: (was ja moeglich ist), kann ich nie mehr umprogrammieren.
: Stimmt das?

Ich vermute mal, dass sich mit einem Hardware Programmer "Programming with
external Hardware" die JTag Pins wieder freikaempfen lassen

: Oder ist das nur ein Missverstaendnis aus der Dokumentation und die
: JTAG-Ports sind garkeine I/Os?

: Naja, egal - dann muss ich eben mit 80 I/O auskommen :-)

Den EPM7256B gibts doch auch im TQFP 144 mit mehr Pins.

Zieh in Deine Ueberlegungen auch die Xilinx XC95XL Bausteine ein. Das eine
Makrozelle doch 56 Eingaenge hat, lernt man bald zu schaetzen (und wuenscht
noch mehr). Die JTAG Pins beim XC95XL sind dedicated, man kann sich also
nicht den Weg verbauen.

Bye
--
Uwe Bonnes                 snipped-for-privacy@elektron.ikp.physik.tu-darmstadt.de

Institut fuer Kernphysik  Schlossgartenstrasse 9  64289 Darmstadt
We've slightly trimmed the long signature. Click to see the full one.
Re: Altera - MAX7000 - wie funktioniert ISP?

Quoted text here. Click to load it

Hast du vielleicht mal einen Link oder einen Tip? (ich suche noch
Entwicklungsoftware und ein Programmierinterface)
Software wenn möglich nicht mit Zeitbeschränkung.

Grüsse

Michael

Re: Altera - MAX7000 - wie funktioniert ISP?

Quoted text here. Click to load it
FPGA
geschafft
40MHz

Ich bin kein FPGA experte, aber ich kann dir alles was ich weiss
sagen. Als software nimmt man den Xilinx Web-Pack. Der ist für CPLDs
und kleinere FPGAs uneingeschränkt benutzbar. Du musst nur einen
Lizenz-File bei Xilinx beantragen, und da tun sich die Herrschaften
schwieriger (in unserem Fall wenigstens) aber irgendwann bekommt man
es. Du musst dann schauen welche FPGAs es unterstützt und wie teuer
diese sind. FPGAs findest du bei www.avnet.com


Re: Altera - MAX7000 - wie funktioniert ISP?
Yo,

Quoted text here. Click to load it

Erm. Dumme Frage vermutlich, aber wo kriegt man sowas einzeln?

MfG,
Maik


Re: Altera - MAX7000 - wie funktioniert ISP?
Hi

Quoted text here. Click to load it

Max7000 --> Farnell
Xilinx XC95(XL) --> Reichelt.

Bye
Thomas



Re: Altera - MAX7000 - wie funktioniert ISP?


Quoted text here. Click to load it

*gugg*

Quoted text here. Click to load it

Igit. Ne danke. Kollege hat mir die Xilinx-Software gezeigt, wenn ich
die mit 'ner aktuellen Quartusversion vergleiche... muß nich sein ^^;

MfG,
Maik


Site Timeline