Gerber Daten

Am 30.08.2024 um 15:30 schrieb Leo Baumann:

Hat sich erledigt. Die Platinendaten sind geprüft und die Platinen in Produktion.

Das kannst du ganz leicht selber auf deren onlin gerber viewer nach voll ziehen ;-)

Mann sollte eine harr linie 1 pixel breit den Platinenumriss auf mindestens einem Cu-layer top oder bottom ausgeben - guckst du ob das ist ?!

Irgendwie muss man ja wissen, wie die Platine aussehen soll, bzw. ob die innere cut outs z.B. haben soll......

Dann brauchen alle lötbaren Pads SMD als auch Pins eventuell Vias so eine Freistellung in der Lötstoplack maske. D.H. du brauchst gerber layers für smask top und bottom, sonst ist grüner Lack überall drauf...... und du kannst nix löten...

Am 30.08.2024 um 16:25 schrieb Joerg Niggemeyer:

Ja, da bin ich auch drauf gekommen.

Die Überprüfung war positiv, Platine ist in Produktion.

Danke

Am 30.08.2024 um 16:25 schrieb Joerg Niggemeyer:

Danke. Die Gerber-Viewer zeigen das Richtige an.

JLCPCB und die anderen Laeden sind unter anderem deshalb 10-20x billiger wie klassisches deutsche Laeden weil ihre Ueberpruefung ein wenig rudimentaerer ist. So gesehen, viel Glueck. :-)

Olaf

Ich habe das Layout mit einem Gerber-Viewer überprüft.- Ein deutsches Angebot war 22mal teurer.

Das ist übelste Nachrede.

Ich habe in deren Standardprozess nackte GaN-Transistoren verbaut, völlig ohne Gehäuse, nur 4 Lötkugeln auf etwa 1 mm2. EPC hat vorgeschrieben dass die Stopmaske geringfügig auf die

Ich habe bei einer Firma im schwarzen Wald einen Rogers TMM6 /FR4- Multilayer machen lassen. Schon nach 14 Tagen kam das Resultat. Die 10 GHz-Striplines waren auf FR4, das bischen Logik auf TMM6. Nicht das wir das nicht besprochen hätten. Die umsonstene Korrektur hat dann allerdings nur eine gute Woche gedauert.

Gerhard

Gerhard Hoffmann schrieb am Sat, 31 Aug 2024 12:28:18 +0200:

Vom Faktor mal abgesehen, der DRC wird mit Sicherheit automatisch durchgeführt und sie meckern aus Erfahrung wirklich alles an, bzw. fragen schnell und höflich nach, ob dat mutt oder ob man eine korrigierte Version hochladen möchte.

Bei Rogers hat auch bei JLC der Preisspaß seine Löcher, das dürfte für den Hersteller Lehrgeld im wahrsten Sinne des Wortes gewesen sein.

Ich erinnere mich schon nicht mehr ganz an den Grund, aber die ersten Layouts hatten von mir immer Top/Bottom-Markierungen mitbekommen. Ich glaube, das war PCBWay und die nahmen die Sprint-Layout-Dateien direkt an. JLC will ja Gerbers und da ist es ja selbsterklärend.

Vielleicht hätten die Schwarzwälder den Murks nicht gemacht, wenn die Layer entsprechend beschriftet gewesen wären.

MfG

Frank

Am 31.08.2024 um 13:48 schrieb Frank Scheffski:

Ich habe bislang auch immer mit Sprint-Layout-Dateien gearbeitet. Übermittlung mit Gerber-Dateien ist für mich das erste Mal. Top/Bottom-Markierung heißt kleinen Text Top/Bottem auf der jeweiligen Seite?

Danke.

Am 31.08.2024 um 13:48 schrieb Frank Scheffski:

Ich habe bislang auch immer mit Sprint-Layout-Dateien gearbeitet. Übermittlung mit Gerber-Dateien ist für mich das erste Mal. Top/Bottom-Markierung heißt kleinen Text Top/Bottom auf der jeweiligen Seite?

Danke.

Am 31.08.24 um 14:21 schrieb Leo Baumann:

Die kleinen Texte gehören schon aus Dokumentationsgründen auf die Platine. Was soll man sonst mit Checkplots von einem richtigen Multilayer auf Papier machen?

Mein Altium Designer erzeugt Gerber. Gerber ist strunzdumm, dagegen ist Postscript oder .pdf eine richtige Programmiersprache. Nur Koordinaten und wie groß der Lichtklecks an der Stelle werden soll.

Die jeweilige Lage ist am Schluss des Filenamens codiert. .GBT == Gerber Top .GB1 == 1.Innenlage usw Da gib's kein Vertuen.

Gerhard

Gerhard Hoffmann schrieb am Sat, 31 Aug 2024 14:49:04 +0200:

Da stehen doch (bei mir zumindest) üblicherweise andere Dinge, an denen man das festmachen kann. Ich wurde irgendwie konkret zu Top/Bottom aufgefordert, was ja letztlich kein Problem ist und auch international gelesen werden kann.

Das meinte ich mit den selbsterklärenden Gerbers. Bei Sprintlayout gibt es erstmal nur eine Datei mit allen Layern drin. Die werden das bei PCBWay aber auch nur stumpf nach gerber konvertiert haben.

MfG

Frank

Am 31.08.2024 um 06:23 schrieb olaf:

Wenn man sich an ihre Specs hält und seine Gerberdaten prüft braucht man nicht allzu viel Glück. Für KiCad gibt es AFAIR Plugins mit passenden Voreinstellungen.

Bernd

Ist aber die bessere Variante. Ich hatte letztens bei Aisler den Fall - die bevorzugen Kicad, also habe ich Kicad anstatt Gerber geliefert. Da sie den passenden Font für den Silkscreen nicht hatten, hat deren Importer dann ohne Rückfrage einen Ersatzfont genommen, das Ergebnis war Text, der über den vorgesehenen Bereich herausragte - auf dem Silkscreen-Layer keine Katastrophe, nur unschön, im Kupfer wäre das übel gewesen.

Als Gerber hochgeladen kommt das korrekte Ergebnis 'raus.

cu Michael

Michael Schwingen schrieb am 1 Sep 2024 09:36:19 GMT:

Ich hatte letztens einen Konvertierungsfehler für Excellon. Da war ein Loch von 3 gleichen eines Bauteils einfach deutlich zu klein. Das merkt man schon so nicht und da ich das Ergebnis nur im Viewer bei JLC anschaue, gleich dreimal nicht. War aber nur ein 5er-Pack der Nullserie und aufbohren war möglich, weil die DK nicht wirklich wichtig war.

Muß man aber irgendwie im Hinterkopf behalten...

MfG

Frank

Nein, Realitaet, allerdings eine im Wandel befindliche Realitaet.

Soll heissen deren Analysesoftware wird immer besser und hat mittlerweile einen erstaunlichen Level erreicht.

Umgekehrt haben Layouts die ich aus der Firma von Profis kenne einen Detailierungslevel der um Groessenordnungen ueber dem liegt was wir privat so machen und das wird dann auch von der deutschen Gegenseite verstanden. Da koennen dann auch schonmal schraege Sonderwuensche drin stehen.

Interessant wird es dann wenn unsere Profiansprueche mit der Automatisierung auf Stueckzahl(bezueglich Auftragseingang, nicht unbedingt Stueckzahl pro Platine) aufeinander treffen. Also Sonderwuensche gibt es da nicht. Ist aber natuerlich bei dem Preis auch nachvollziehbar.

Olaf

Am 30.08.2024 um 16:47 schrieb Leo Baumann:

Die Platinen sind heute gekommen. Die sind genau so wie ich das wollte.

Wo war denn der Fehler, tatsächlich bei JLC im Import der Bohrdaten oder bei dir?

Man muss zumindest bei dem CAdence Krams aufpassen, dass man Bauteile, deren PADs und drills refreshed bzw. updated, sonst kann genau soetwas passieren, dass man unterschiedliche Footprints/Pads für die gleichen Teile auf der Platine bekommt, soldermask lässt sich immerhin wegkratzen...

Ohne Innenlagen ist das wohl nicht so schlimm ;-)

VG Jörg

--

Bislang bin ich auch sehr mit denen zufrieden, der erste Stencil im Rahmen von JLC wartet montiert in einem Printer von Ali auf seinen ersten Einsatz.

Macht alles einen sehr soliden, brauchbaren Eindruck.

Muss den Placer noch zusammenbauen, ist fast so wie früher, wie ich Fisher-Technik Kasten unter dem Tannenbaum hatte ;-O (Mit Lametta damals)