Es ist soweit: Ich habe einen 24 Bit CORDIC Algorithmus in VHDL implementiert, um einen schönen Sinus zu bekommen und noch ein paar andere Features eingebaut, dazu dann noch ein kleines Windows GUI, alles mit Quelltext unter einer BSD-Lizenz zu haben:
Damit kann ich erstmal gut arbeiten, bei Gelegenheit kommt mehr dazu. Der FPGA ist erst zu 20% voll, könnte man also ohne viel Anpassung z.B. ein paar parallel davon laufen lassen und natürlich die uploadbare Lookup-Tabelle und USB-Anschluss fehlt noch, als zwei wichtige Punkte. Als nächstes kommt aber erstmal ein AES3 Encoder, dann kann ich mal nächste Woche mit einem professionellen Messgerät den Klirrfaktor des CORDIC Generators ausmessen (sollte so ungefähr beim Maximum, -144 dB, liegen, sofern die Frequenz gut unterhalb der Nyquist-Grenze liegt).