Das Layout ist fertig und ich habe auch ein passendes schönes blaues transparentes Gehäuse gefunden, was hier noch rumlag und in das die Schaltung reinpasst. Die Sicherungen in der Eagle 3D Darstellung sehen irgendwie magisch aus :-)
formatting link
LEDs, Taster und Sieben-Segment Anzeige werde ich auf der Rückseite des Boards anlöten, damit man die Platine direkt gegen den mit Ausfräsungen versehenen Gehäusedeckel schrauben kann. Das Layout ist handgeroutet, sieht besser aus als mit dem Eagle Autorouter. Bitte melden, wenn einer noch Verbesserungsvorschläge hat oder Dinge sieht, die man so nicht machen sollte, da ich Platinenlayout ja nur als Hobby mache und kaum Ahnung davon habe.
Ich möchte das Gerät übrigens komplett in Englisch dokumentieren, kennt einer die übliche Übersetzung für "träge" und "flink" bei Sicherungen?
--
Frank Buss, fb@frank-buss.de
http://www.frank-buss.de, http://www.it4-systems.de
Hi, mag zwar pingelig sein, aber auf einer Print gibt's nur
0°, 90° und 45° (und deren vielfache). Die schraegen Bahnen zum PIC zerstoeren optisch den schoenen Eindruck der rest- lichen Print. Die 90°-Ecken (T-Abzweigungen) wuerde ich mit kleinen 45°-Schraegen abmildern. Gibt -zumindest bei mir bei kritischen Layouts mit duennen Bahnen- bessere Ergebnisse da sich sonst die scharfen Ecken schlechter aetzen lassen. Da bleibt gerne noch CU stehen. Wenn Du magst, schick' mir das .brd-File, ich bereinig's Dir. Achtung, ich habe Eagle 4.16R2.
Ich glaube er will das Muster industriell fertigen lassen, da hat er wenig Probleme. Ansonsten hätte man wohl dickere Leiterbahnen verwendet, eventuell versucht es einlagig zu machen, Zahl der Vias minimiert und bei den Lötaugen an Bauteilen auf der Bestückungsseite darauf geachtet daß man da nachher mit dem Lötkolben noch rankommt.
... und für den QFP eine vorgefertigte steckbare Adapterleiterplatte verwendet. Es bleibt auch zu hoffen daß der mit den 3 bedrahteten Kerkos zufrieden ist. Manche dieser neumodischen ICs wollen weniger induktive SMD-Kerkos und Massefläche(n).
Ja, ich werde das als Gelegenheit nehmen, den Olimex PCB-Service auszuprobieren, aber Fritz hat schon recht, daß einheitlich 45° Winkelraster besser aussieht. Hier sind die Eagle-Dateien:
formatting link
Habe ich allerdings mit Eagle 5.6 erstellt. Ich habe aber auch noch eine alte Eagle 4.1 Version und wenn ich es damit versuche zu öffnen, kommt die Meldung, daß man Eagle 4.6 oder höher braucht. Ich wusste gar nicht, daß es so eine Version gibt? Hier:
ftp://ftp.cadsoft.de/eagle/program/
ist die zumindest nicht aufgelistet.
Eine Google Suche hat auch nicht viel gebracht, wie man in Eagle 4 ein Eagle 5 File öffnen kann. Zumindest abwärtskompatibel ist es. Aufwärtskompatibel wäre allerdings auch schön gewesen, gerade für Fälle wie jetzt, zumal ich noch keine der neueren Funktionen gebraucht habe, wie beliebige Attributierung der Bauteile.
Wo würdest du dickere Leiterbahnen vorschlagen? Die einzigen Leiterbahnen mit 10 mil sind beim CPLD, da der so dünne Pads hat, die ich zum besseren Löten schon ein wenig länger gemacht habe, als vorgeschrieben ist. Die anderen Bahnen erscheinen mir dick genug, sind meistens 24 mil bei den eher unkritischen Stellen und bis zu 100 mil bei der Spannungsversorgung.
Das könnte schwierig werden und würde wohl einige Drahtbrücken erfordern. Auch beim Signaleingang ist eine gute Massefläche wahrscheinlich besser, aber bei geplanten maximal 50 MHz wahrscheinlich noch nicht so wichtig. Ohne einige Brücken würde man es aber wohl nicht hinbekommen, besonders bei den 7-Segment Digits.
Zumindest in der 3D-Darstellung sieht es so aus, als käme ich da überall gut dran.
--
Frank Buss, fb@frank-buss.de
http://www.frank-buss.de, http://www.it4-systems.de
Meine Anmerkungen waren für den Fall daß man versucht Board selber zu ätzen. Man tut gut daran das Layout konsequent auf die Beschränkungen und Möglichkeiten die man hat auszulegen.
Vorteil von selbgewurstelt ist daß man Platz hat, wenn auch oft wegen Ausrüstung für Belichtung/Ätzung auf Europakarte beschränkt und nur 1-2 Lagen und keine Durchkontaktierungen. Da würde man sich dann ohnehin von finepitch QFP fernhalten. Hier ist z.B. ein antiker PGA verbaut ( MC68882 FPU ):
formatting link
Oben Lötseite unten Bestückungsseite. Das ist Eagle 4.15 aber um z.B. Pads auf der Oberseite zu entfernen werkle ich noch mit Adobe am eps-File.
Kollegen die ich kenne die ihre Muster industriell fertigen versuchen typisch aus Kostengründen kleine Leiterplatten zu machen. Alles SMD, oft besonders kleines Vogelfutter, oft mehrlagig. Z.B. Scheckkartenformat mit 1-reihigen Stiftleisten links und rechts. Das kann man dann auf Lochraster stecken wo die unhandlichen Bauteile untergebracht werden.
Das ist die urspruengliche interne Arbeitsbezeichnung fuer die 5.0er Beta. Es sollte eigentlich ein Minor- Upgrade von 4.5 auf 4.6 daraus werden, da aber einige Sachen von Grund auf neu/anders zu programmieren waren hat man sich bei Cadsoft fuer ein Major-Upgrade auf V5.x entschieden. Zusaetzlich kam eine neue Version von Qt heraus, da waren dann beim Grafikmode auch einige Routinen (panning, scrolling, Alpha-Blending) anzupassen.
Das ist und war beim Adler leider nie moeglich. Einmal in V5.x geoeffnet wird die .sch und .brd ist ins neue Format umgewandelt. Einzige mir bekannte Moeglichkeit ist ein Export per script in eine Text-Datei, die editieren (Attribute, etc.) und dann versuchen, sie in 4.x zu importieren und die Fehlermeldungen Stueck fuer Stueck abzuarbeiten...
Passt schon, ich nehm' 10 und 20 mil fuer Signal- und Steuerleitungen; 50 und 70 mil fuer Versorgung. Wenn Platz ist, mach' ich fuer Vcc und GND gerne Polygone ueber den Teil der Print, wo die Versorgung generiert wird oder Oszillatoren/CPUs sitzen. Ausdruck ueber Tintenstrahler auf Zweckform-Folie und Belichtung mit Isert-Belichtungsgeraet (4xUV-Roehre). Entwickeln mit NaOH und Aetzen in der Spruehaetze mit Ammoniumpersulfat bei 45°C ca. 15min. Bis jetzt hab' ich damit in 10 Jahren ca. 15% Ausschuss gehabt. Waren so etwa 100-120 ein- und zweiseitige Eurokarten pro Jahr. Groesseres lass' ich machen.
Vorsicht! Nicht bei jedem Bauteil stimmen die "Vorgaben" von PovRay! Lieber ein bisschen mehr Abstand, zumal die Print eh' sehr locker bestueckt ist.
Stimmt, habe ich gerade nochmal nachgelesen: Laut Xilinx Datenblatt ist mindestens 10 nF und 100 nF parallel an jedem einzelnen Vcc Pad vorgeschrieben, so nah wie möglich an dem Pad und mit direktem Kontakt zur nächstgelegenen Masse. Werde ich durch SMD Kondensatoren ersetzen.
--
Frank Buss, fb@frank-buss.de
http://www.frank-buss.de, http://www.it4-systems.de
Bei vielen Herstellern ist zumindest für Einzelstücke eine Europakarte nicht teurer als kleinere Platinen, da das die Mindestbestellmenge ist. Und ohne Lötstopplack möchte man auch nicht gerne haben, wenn SMD-Bauteile drauf sind. Habe das mal ausprobiert, weil es bei PCB-Pool minimal preiswerter war und werde es nicht nochmal machen, man verbraucht dabei einfach zuviel Entlötlitze und Nerven :-)
Sieht gut aus. Je größer die Platine, umso einfacher wird natürlich auch das Entflechten, aber sind teilweise ja schon lange Leitungen. Wenn dann die Frequenz höher wird, dann braucht man mehr Layer.
--
Frank Buss, fb@frank-buss.de
http://www.frank-buss.de, http://www.it4-systems.de
Wer selber ätzt bleibt gern bei bedrahtet. Selbst grosses SMD-Vogelfutter wie 1206 ist keine Freude: man benötigt die Pins der Bauteile als Vias. Auch sind die bedrahteten Bauteile leichter zu entflechten weil grösser. Leiterplattentechnik und Bauteile müssen zueinander passen.
Bevor es "Signal Prozessoren" gab, gab es als Unikat an Universiäten a la MIT "Signal Computer". Literatur wäre: Salazar "Digital Signal Computers & Prozessors" IEEE Press 1977 Die kleinen waren aus 500 - 1400 ECL-ICs gebaut. 3 lagige Boards ( ECL hatte wohl mehr als zwei Versorgungen ... ) mit WireWrap drüber. Zykluszeiten 50 - 200nsec. Die Boards waren z.B. 8x17 inch damit man 180 DIL ICs unterbringen konnte. D.h. man konnte auch anno ehedem Unikate mit hoher Taktfrequenz in Prototypen-Technik bauen. Auch wenn man nicht IBM war und über teuerste Fertigungstechnik verfügte.
DAS ist keine Freude ;) Ich mache da immer separate "Durchkontaktierungen" (so kritisch waren meine "Durchkontaktierungen" noch nicht, dass man dabei auf Induktivitäten achten musste).
Argh! Was hat dich den veranlasst einen 7805 in TO3 zu verwenden? Kannst du den nicht durch einen MC34063 ersetzen? Wusste garnicht das es die noch gibt.
Eingelötete DIL-ICs kann man oben bequem löten. Wenn man sie sockelt verwendet man Präzisions-Kontakt Sockel die man oben auch bequem löten kann. Bei dem Layout mit dem PGA wurde kein Sockel sondern Einzelkontakte verwendet.
0207 Widerstände, SIL-Widerstands-Arrays auch kein Problem. Bei bestimmten Bauteilen z.B. Folienkondensatoren WIMA oder stehende Elkos muß man eben vermeiden daß sie oben gelötet werden müssen. Das weiss man aber schon beim Layout. Das ist eine Minderheit von Bauteilen.
Da ich normalerweise alle Bohrungen erstmal mit 0,7mm Kernloch bohre verwende ich für Vias Draht entsprechender Stärke, d.h. typisch Drahtreste von 0207 Widerständen. Loses Stück Draht ist aber anders als bedrahtetes Bauteil nicht bei Löten fixiert und rutscht gerne mal rum. Letztlich habe ich bei diesen Vias mehr Arbeit und Kontaktprobleme als bei Pins an bedrahteten Bauteilen. Je weniger Vias desto besser.
Vorteile für bedrahtete Leiterplatten in Einzelstückzahlen sind vielfältig: lötet sich zügig ohne Lupe ; kann man bei Inbetriebnahme recht einfach mit Clips kontaktieren ; ...
Ist eine Frage der Arbeitstechnik. Ich bohre die 0,7mm Kernlöcher freihand ziemlich zügig. Vorausseztung ist ein Loch passenden Durchmessers im Kupferpad. Das kann Eagle. Eine handliche kleine Bohrmaschine, gibts billig bei Conrad ( fehlt allerdings das Spannfutter ). Und gute Industriebohrer. Gibts gebraucht recht preiswert von ebay.
sieht interessant aus, die Kombination PIC, CPLD und MAX9221 kann man in einem shrink durch ein FPGA ersetzten :-), zumindest wenn du den ADC im PIC nicht brauchst. Ach ein USB Interface zum PC ist nicht vorgesehen ? (FTDI muss doch heute ueberall drauf, auja einen PIC mit USB gibts doch auch !).
Die transparenten Gehaeuse gibts auch bei Conrad, z.B Nr 522485 in blau oder
522551 in rot. Da gibts auch noch Varianten mit anderen Massen, wenn man auf der Conrad Seite nach unten scrollt.
Erweiterungstipp: Nimm ein Poti (mit Gnd und VCC an den Enden) und leg den Schleifer an einen PIC ADC input. Dann kannst du analog eine Torzeit zum Frequenz messen einstellen, sowas hatten die früheren Philips Zaehler.
MIKE
--
www.oho-elektronik.de
OHO-Elektronik
Michael Randelzhofer
FPGA und CPLD Mini Module
Klein aber oho !
Kontakt:
Tel: 08131 339230
mr@oho-elektronik.de
Usst.ID: DE130097310
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.