Differentielle Uebertragung mit einer Leitung

Regen -> Traufe?

Aber Leitungstheorie bzw. Ausbreitung auf Leitungen solltest Du schon verstehen/wissen.

beachten.

Dat geht nicht. Was glaubste wohl, was differentielle

Zirkus mit Doppeladern, Treibern und Receivern nur aus Jux und Dollerei?

Wolfgang

Da nimmt man andere:

Die kosten allerdings heftig und sind nicht immer leicht zu bekommen.

Das haengt von sehr vielen Faktoren ab, der wichtigste waere die zurueckzulegende Entfernung. Bei 6Gbit/sec braucht man schon sehr HF-taugliches Kabel oder bei Leiterplattenuebertragung u.U. schon was besseres, wie Rogers.

Die Leitung muss zumindest auf einer Seite stets sauberst mit dem charakteristischen Wellenwiderstand abgeschlossen sein. Hier reicht bei kurzen Leitungen AC-Terminierung.

Wenn es geht, wuerde ich das weiterhin differenziell machen. Was aber nicht heisst, dass es nicht auch non-diff ginge, ist nur muehsamer.

Mit den Grundlagen bin ich schon vertraut, jedoch hab ich irgendwie das Gefuehl, dass man fuer eine 6GHz Leitung eine gewisse Erfahrung braucht. Eigentlich ist es nichtmal mein Problem, ich bin nur verantwortlich fuer den FPGA Code. Allerdings hatte ich gehofft, dass es eine einigermassen brauchbare Loesung fuer Testzwecke gibt. Das Kabeldesign (am Ende soll das ein ca. 5m langes Kabel werden, dass eben neben ein paar Steuerleitungen auch eine Ader fuer die 6Gb/s Uebertragung hat) liegt in voellig anderen Haenden. Leider ist es so, dass das Konzept keine differentielle Uebertragung vorsieht, so wie es beispielsweise im Broadcast Bereich bei der HD-SDI und 3G-SDI Uebertragung der Fall ist.

Doch, das habe ich grundlegend schon verstanden. Der obige Ansatz ist schliesslich nicht auf meinem Mist gewachsen, sondern wurde mir empfohlen es so zu machen. Leider ist es fuer Testzwecke noch nicht gut genug.

Naja, anscheinend geht dass auch ohne differentielle Uebertragungsverfahren, siehe HD-SDI. Und das bei einer Kabellaenge von

Am liebsten wuerde ich gerne die Treiber und Receiver verwenden, geht in diesem Fall aber nicht.

Viele Gruesse, Tobias

Hatte getsern auch mal was von Semtech gefunden

Zum testen geht es erstmal nur um wenige cm, prinzipiell reichen ein paar mm. Spaeter wenn es Richtung Produktentwicklung geht sieht die Sache wieder anderst aus, aber das ist dann nicht mehr meine Baustelle.

Da liegt das Problem, ich bin mir nicht ganz sicher wie das am besten auszusehen hat. Die MGTs der FPGAs haben intern auch noch jede Menge Optionen (siehe

Leider darf ich das nicht. Hatte es mal testweise differentiell gemacht und das hat bestens funktioniert, jetzt muss irgendwie eine Single Ended Loesung her. Und dabei hab ich irgendwie den Verdacht, dass das bei den Geschwindigkeiten eine Wissenschaft fuer sich ist und eine gewisse Erfahrung braucht.

Vielen Dank und Gruesse, Tobi

"Contact your local Sales Representative for full product specifications" ... aehm, wuerde ich vermeiden.

Ein paar cm sind ohne Treiber machbar, aber bei diesen Geschwindigkeiten musst Du auf sauber ausgerechnete Wellenwiderstaende, wenig Stosstellen und saubere Terminierung achten. Die Eingangskapazitaet des Empfaenger muss natuerlich minimal sein, sonst geht eine eklige Kompensiererei los.

Oh, mit integrierten kalibrierten Abschlusswiderstaenden, Tassenhalter und Sitzheizung. Man goennt sich ja sonst nichts :-)

Muss man zwar nicht benutzen, aber wenn sie gut sind und es auf den Stromverbrauch nicht ankommt, koennte man. Nachteil ist, dass Du bei Ueberbrueckung der internen 7pF an den unbenutzten Eingang eine Bias-Spannung anlegen muesstest und das dann staendig Milliwatts abfackelt. Haengt vom Protokoll ab, NRZ und so. Ueber Hysterese habe ich nichts im Datenblatt gesehen, bei FPGA sind Datenblaetter in solchen Dingen notorisch unvollstaendig.

Noe, wird nur ein wenig ekliger, was Ein- und Abstrahlung angeht. Wenn Du den Platz hast, packe die Leiterbahn in ein Sandwich, anstatt sie auf einer Aussenlage laufen zu lassen. Aber selbst aussen geht sowas.

dann sollte das als Streifenleitung berechnet schon machbar sein.

-ras

Ja. Ich hatte da tatsaechlich mal angerufen. War niemand da der mir helfen konnte und man hatte mir versprochen mich zurueckzu- rufen. Also das ist jetzt so 5 Monate her.

Ich hatte dann nochmal eine E-Mail geschrieben - auf Antwort warte ich immer noch. Fuer mich ist die Sache gestorben ...

Viele Gruesse, Martin

Hallo,

Tobias Baumann wrote:

Also ich habe das schon mehrfach gemacht - auch bei 6.25Gbit und z.T. auch bei 10Gbit. Wichtig ist, dass der DC-Pegel passt - sonst reicht der diff. Pegel nicht aus um den Eingang entsprechend auszusteuern. Wenn TX-DC-Pegel und RX-DC-Pegel nicht uebereinstimmen sollte man ein DC-Block einfuegen. Die unbenutzen Eingaenge muss man aus eben diesem Grund mit DC-Block und 50Ohm abschliessen. Sowohl beim Sender als auch beim Empfaenger. Alle Messgeraete o.ae. brauchen entsprechen ein DC-Block. Aber das ist alles ein Spiel mit dem Feuer weil es keine wirklich Zuverlaessige Variante ist. Die "richtige" Loesung waere ein passender Balun um aus dem diff. Signal ein single-endet Signal zu machen. Auch hier wieder auf den DC-Pegel achten - insbesondere weil man bei diesen Frequenzen keinen klassischen Balun mit Mittelanzapfung wird verwenden sondern einene Balun mit Serienwicklungen (Transmission-Line). Die Kondensatoren sollten auch gut Dimensioniert sein. Bei 8B10B Kodier- rung kann man relativ kleine Kondensatoren verwenden weil der nieder- frequente Teil im Spektrum nicht da/vernachlaessigbar ist. Wenn das nicht geht dann gibt es sehr schoene (teure) breitbandige Kondensatoren. Wenn die Leitung doch laenger geworden ist oder der Balun nicht so Arbeitet wie man sich das Vorstellt kann man am Empfaenger mit einem Limiting-Amplifier noch eine Menge herausholen und den Pegel wieder aufhuebschen. Entsprechende Bausteine gibt es von Analog, TI und Hittite und sicher noch anderen Herstellern. Diese Limiting-Amplifier sind jedoch ohne Eingangssignal nicht sta- biel und schwingen ggf. fleissig weswegen diese auch ein Signal-Detect und meistens eine Mute-Funktion haben.

Viele Gruesse, Martin Laabs

Und so sprach Andreas Meerbann:

Aber invertiert, wenn Sinn machen soll.

Roland

So weit ich es diesem Thread entnehmen konnte, geht es darum:

- Zwei FPGAs sollen miteinander kommunizieren

- Im fertigen System sind die beiden FPGAs mehrere Meter voneinander entfernt

- Im fertigen System wird eine asymmetrische Leitung mit entsprechendem

- Im Testaufbau sind die FPGAs nur wenige Millimeter bis Zentimeter voneinander entfernt

zu konfigurieren (was offenbar sowieso der Fall ist), damit sie direkt

symmetrisch miteinander verbunden werden, da die entsprechenden Ports ja schon passend konfiguriert sind. Damit ist kein Gemurkse notwendig, um

die FPGA-Ports sowieso symmetrisch konfiguriert sind. Dann muss sich derjenige, der die Hardware des fertigen Systems entwirft, Gedanken um die Adaptierung machen. Im Testaufbau kann man die Ports trotzdem symmetrisch verbinden, denn sie sind ja eh symmetrisch konfiguriert.

Geht eigentlich eine eSata 6-Gigabit Verbindung noch bei 5 Meter Leitungsl

Wenn ja, dieses abkupfern.

Ist Milliardenfach erprobt.

Vollquottelei?

1. Learn to quote.

vermiesen kannst.

Danke!

Wolfgang

Am 14.01.2014 12:10, schrieb Wolfgang Allinger:

Das war ja nun gerade kein Tofu, wenn dann eher Tufo... ;-)

On 14 Jan 14 at group /de/sci/electronics in article snipped-for-privacy@mid.individual.net

Ist mir auch aufgefallen, aber der Finger war schneller auf senden als auf stop.

Und auch noch ne Ingrid zu dem Thema, war mir der Vollquottel nicht wirklich wert :)

Leerzeilen pro Zeile quoten? Vollleere Vollquottel VLVQ?

Wolfgang

Wie war das doch gleich mit "Learn to Quote"? Da ist doch auch dabei, den Text am Schluss noch einmal durchzulesen...? :-))

Gruss Chregu

On 14 Jan 14 at group /de/sci/electronics in article lb3hg3$fb2$ snipped-for-privacy@news.albasani.net

Hab ihn ja durchgelesen, aber das mit dem Tofu erleuchtete mich erst als

langsamer :)

Wolfgang

Das bemerke ich gerade auch. Im Moment schaffe ich es eine erfolgreiche Verbindung aufzubauen, wenn die Drahtlaenge ca. 10 mm ist. Bei 100 mm bricht alles zusammen. Dazu kommen noch die Leiterbahnlaengen auf der Platine.

Um den Aufbau etwas zu spezifizieren:

MGT P Ausgang -> ca. 5 cm Leiterbahn -> FMC Buchse -> FMC Stecker -> Draht und Terminierungen -> FMC Stecker -> FMC Buchse -> ca. 5 cm Leiterbahn -> 100 nF -> MGT P Eingang

Selbiges fuer den N Kanal. Ein und Ausgang gehoeren zum gleichen FPGA. Draht und R/C fuer die Terminierungen sind frei verloetet (sehr wilder aufbau, hab leider keine Digicam zur Hand, sonst wuerde ich ein Bild mitliefern). Meiner Meinung nach sieht das alles zu wild und undefiniert aus, dass das irgendwie klappen koennte, aber da bin ich leider exklusiv mit meiner Meinung.

Bei dem Aufbau seh ich z.B. enorme Unterschiede ob ich am Draht Anfang oder Ende Messe. Am Anfang sieht mein Signal noch ganz ordentlich aus, am Ende habe ich allerdings eine ziemlich Hochfrequente Schwingung mit drin. Ausserdem bricht die Spannung am Ende auf fast die Haelfte ein. Es scheint als wuerde der Draht als Spule funktionieren die etwas hochfrequentes einfaengt.

So kann mans auch Ausdruecken ;)

Prinzipiell sind die Abschlusswiderstaende kalibrierbar, im Userguide wird allerdings davon abgeraten und dementsprechend nicht wirklich erklaert wie dies funktionieren soll.

Es gibt leider ekine Leiterbahnen nur ein kleines Stueck Draht mit gruener Isolierung.

Vielen Dank fuer deine Hilfe, Tobias