Hallo, ich habe Folgendes Problem:
Ich muss ein TTL Signal um 0.2s verz=F6gert ansteigen lassen, der abfall soll jedoch mit dem Eingangssignal erfolgen. Ich habe bis jetz noch keine Ahnung wie ich das anstellen soll.
Eingang: ____|---------------|____ Ausgang: ______________|-------|____ | 0.2s | gruss tom
Das Eingangsignal verzögern mit RC-Tiefpaß gefolgt von Schmitt-Trigger. Dann mit AND verknüpfen:
74HC 74HC 132 132 +-------| \ | \ ---+-R--+--| / | / | C | GNDIch hoffe das TTL hat 74HC-Pegel sonst vorne mit 74HC132 auf CMOS-Pegel bringen. Und die 0,2sec können Toleranz haben. Sonst braucht man Schaltung mit Zähler, Quarz usw.
MfG JRD
Hallo,
Rafael Deliano schrieb:
Das gibt u.U. stark schwankende Verzögerungszeiten, da die akzeptierten Eingangspegel in einem gewissen Spannungsbereich liegen. Des weiteren braucht die Schaltung einiges an Recovery-Time. Das kann man zwar mit einer Diode senken, dann muss man aber auf den Maximalstrom aufpassen, sonst wird der Abfall auch verzögert.
Alternative: mit nachtriggerbarem Mono-Flop.
Die Bedingung ist dann: Monoflop abgefallen & Eingang high Vorsicht, das kann Spikes geben. Wenn die Spikes nicht akzeptabel sind, muss man statt dem AND ein getaktetes Flip-Flop dahinter hängen. Die fallende Flanke des Monoflops muss das Flip-Flop setzen, Low am Eingang muss es zurücksetzen.
Mono-Flop +-----+ high Flip-Flop | | | +-----+ Eingang ---*---|>-V--| +---|D Q|--- Ausgang | | !Q*---------|>----| | +-----+ | !R | | +--*--+ | | +----------------------+
Marcel
Bei CMOS-Pegel eigentlich nicht. Wenn der Eingangspegel echt worstcase TTL 0,8 ... 2,0 V hat funktionierts mit den 74HC132 eh nicht. Wenn der Pegel wenigstens 4V macht:
74HC4538 hätte den Vorteil daß die Parameter weniger streuen als 74HC132. Aber man braucht für simples Problem 2 ICs. MfG JRDHave something to add? Share your thoughts — no account required.
Ask the community — no account required