On 3 nov, 21:21, michel.legeria_@_gmail.com :
On 3 nov, 19:44, michel.legeria_@_gmail.com :
> Pourquoi un circuit construit pour
> approcher GND d'un Vce_sat de NPN (0.1 V max)
> n'arrive-t-il pas à cracher moins que 0.62 V ?
| On 3 nov, 20:02, "Cl.Massé" : | Je penserais à une question de tension de seuil d'une | jonction, qui est justement de 0.6 V pour le silicium.
le NPN de sortie (Q24 sur le schéma donné) visible ici:
>
l
formatting link
Il est visible pour tout le monde sur le schéma donné que la liaison interne entre la sortie de l'AOP et le négatif de son alim n'est pas faite via Q24 mais via le collecteur de Q10.
Je ne m'explique pas ce dysfonctionnement
> et personne ne semble pouvoir l'expliquer.
C'est d'autant plus étonnant que la réponse à ta question a déja été donnée sur fse, et encore une fois ce soir même:
formatting link
Il faudrait interroger les fabriquant mais je ne sais pas où le faire.
Je doute que le fabricant perde son temps à répondre à une question demandant pourquoi un AOP qui n'est pas rail-to-rail n'a pas le comportement d'un AOP qui est rail-to-rail.
fu2 fse.