Curiosità clock vecchia FPU

Risposta semplice : per via del bus e dell'architettura CISC.

Se vuoi la risposta complicata preparati al mal di testa :)

CoNplicata: tralasciando le approssimazioni "fisiologiche" di

bus delle varie interpretazioni dell'architettura 80x86, facciamo finta che gli 80286 fossero tutti a 12 megahertz, e che quindi rispettando lo "standard" del bus ISA a 16 bit le informazioni da e per il processore viaggiassero a 8 megahertz ( ia famosi 2/3 ).

In semplice: il mondo intorno al processore "gira" a 8Mhz e internamente

clock sia eguale ad una operazione; ergo e ancora in semplicese molte

calcolatrici meccaniche "per moltiplicare per 4 giri 4 volte la manovella", ancora me lo ricordo :).

"suo" processore comunica, ma se facesse anche i calcoli alla stessa

Mi perdonerai se ho cercato di semplificare all'estremo, spero sia abbastanza chiaro e se ho scritto castronerie spero che anche i puristi

:D

Il 16/11/2018 20:22, Franz_aRTiglio ha scritto:

Tutto molto chiaro, grazie! Invece, la linea di ritardo sulla scheda madre a cosa serve?

Il 21/11/2018 06:53, Eremita Analogico ha scritto:

tipicamente veniva usata per generare la tempificazione di RAS e CAS nell ram dinamiche in assenza di clock a velocita' piu' alta del clock della CPU necessario per implementazioni sincrone.

c'e' un interessante tutorial sull'argomento che mostra le varie implementazioni ( con le dram "classiche" )