PCI-Express Brigde

Hallo NG,

mittlerweile gibt es die erste 1-Kanal PCI-Express LocalBus Bridge von PLX (PEX8311). Das Monster kommt im 337 pin PBGA Gehäuse (unglaubliche 120 Pins für die Spannungsversorgung :-) )

Das Referenzboard von PLX ist ein absolutes Wahnsinnsding mit 8 Layern, wovon 4 Signallayer als "Impedance Controlled" angegeben sind. Es wird im Hardware Reference Manual angegeben, dass die differentiellen Leitungen als 100Ohm "microstrip-differential pairs" mit einem maximalen Längenunterschied von maximal 0.13mm (0.005") realisiert wurden.

Jetzt zu meiner eigentlichen Frage: Vom PCI-Express gehen ja nur zwei differentielle Leitungspaare zur Bridge (Clock + Data), die eigentlich kritisch sein können. Insgesamt sind es glaub ich 9 Leitungen die man für PCI-Express benötigt (bitte Berichtigen, falls ich mich da irre). Glaubt ihr, ob PCI-Express ähnlich tolerant ist wie das normale PCI und die Impedanz der Leitungsn nicht sooo wichtig? Noch Konkreter: Könnte PCI-Express funktionieren, wenn ich man ein Board mit nur 4 (oder max. 6 Layern) entwickelt und bei der Leitungsführung auf folgende Sachen aufpasse:

- Längenunterschied möglichst klein halten

- keine Ecken, sondern Rundungen in den Leitungen

- die diffentiellen Leitungen möglichst parallel verlegen Die restlichen Design-Richtlinien wie decoupling und Spannungslayer sind ja selbstverständlich.

Kann das bereits reichen oder kommt man nicht drum herum da wirklich mehr intelligenz zu investieren?

Ich hab vor einiger Zeit schonmal wegen Leitungsimpedanzen gefragt, die Anworten hatten mir es aber bestätigt, dass das Thema sehr komplex ist und mit meinen Möglichkeiten vermutlich sehr schwierig.

--
Mfg
Thomas Pototschnig
 Click to see the full signature
Reply to
Thomas Pototschnig
Loading thread data ...

Wie möchtest Du denn sonst aus dem BGA rausrouten, schau Dir bitte mal den Padabstand und Via-Durchmesser genauer an. 8 Lagen sind doch nix dramatisches und kosten auch nicht wirklich viel mehr als 6 Lagen.

PCIE läuft mit 2,5 GBit/s Datenrate, d.h. min. 1,25 GHz und bei der dritten Oberwelle, wenn man noch etwas Rechteck sehen möchte, mit 3,75 GHz.

Ist damit Deine Frage bzgl. muss die Impedanz wirklich stimmen beantwortet ?

Gruß Oliver

P.s.: FR4 reicht, aber es _muss_ ein dünnes Multilayer-Lagenpaar sein, weil sonst bei 50 Ohm Common Mode die Leitungen zu breit werden. Das ist halt Technologie ...

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10
Reply to
Oliver Bartels

Die Bridge kann viel, was ich nicht brauche. Ein gemultiplexter 16Bit Adress-Datenbus braucht ja kaum Leitungen. Die Stromversorgung würde mir eher zu denken geben, weil die Bridge nicht nur 3,3V und GND braucht und man da eventuell dann garnicht mehr durchkommt.

Ich wüsste auch garnicht wo man günstig Prototypen mit 6 oder 8 Schichten fertigen lassen kann. Außerdem haben doch Studenten sowiso kein Geld für 6 oder 8-schichtige Multilayer-Platinen :-)

Nein nicht direkt. Ich hab schon selbstbau DVI-Receiver gesehen, bei denen durch 10 Durchkontaktierungen geroutet und offenbar kein Wert auf Leitungsführung und Designrichtlinien des DVI-Receivers gelegt wurde. Und das hat offenbar auch funktioniert. Allerdings läuft DVI "nur" bis

1,65GBit. Ob das Ding aber mit der maximalen Rate noch einwandfrei funktioniert hat, kann ich nicht sagen.

Das war der damalige Grund für meine Impedanz-Fragen.

Ich glaub das eigentliche Problem dabei ist, dass man ja nicht wissen kann in welchem Board die Karte laufen muss und da wird man wohl nicht drum herum kommen, dass man das Ganze sauber umsetzt wie es spezifiziert ist.

Okay danke für die Information.

PCIE scheint aber schon ein gaaaanz anderes Kaliber zu sein als PCI. Da merkt man deutlich wie sich die Technik in den letzten Jahren weiterentwickelt hat.

So im Allgemeinen komm ich immer mehr zu der Erkenntnis, dass das mit den Mitteln die ich zur Verfügung habe fast nicht möglich ist. Ich Informier mich mal weiter und schreib das Projekt evtl auf meine To-Do-List, die mittlerweile schon ziemlich lang ist. Die Zwischenzeit, bis ich sowas umsetzen kann, kann ich mir ja die Zeit mit meinen hundert anderen Projekten vertreiben :-)

--
Mfg
Thomas Pototschnig
 Click to see the full signature
Reply to
Thomas Pototschnig

...

Weil Studenten sich unter einem funktionalen und ästhetischen Layout nichts vorstellen können :) Bin ja selber (immer noch...) einer, aber bisher autorouterfrei, während die Mitstreiter (wenn überhaupt) ohne einen solchen überhaupt nicht layouten wollen. Wenn man den Überblick über vier Lagen nicht behalten kann, sollte man sich doch ernsthaft fragen, ob man das Gebaute danach überblickt. Zu Deiner Frage: Mir war, als hätte ich neulich eine Gbit-Netzwerkkarte mit max. 6 Layern in der Hand gehabt (PCI-e natürlich), die PCI-e-Lane war auf der Unterseite geroutet (klar, irgendwo muss sie ja zum Stekcker - aber in diesem Fall in ganzer Länge bis unter den dicken Chip)

Reply to
Stefan Huebner

Und i.A. auch nicht das Geld für eine Software welche solche Layouts erzeugen kann.

[ungeschicktes Layout]

Ich bin auch Student und will auf den Autorouter manchmal nicht verzichten. Wenn man die Stromversorgung und den analogen Kram geroutet hat, ist schon genug Zeit ins Land vergangen. Den Rest kann der Autorouter machen. Man kommt dann zwar trotzdem um diverse Nacharbeiten nicht herum (weil man z.B. ein paar Anschlüsse total verbaut hat) aber am Ende soll die Platine ja nicht ein Kunstwerk darstellen sondern einfach nur funktionieren. Der Frustfaktor ist aber direkt proportional zur Qualität des Autorouters. Der, der bei Eagle dabei ist, ist IMO unbrauchbar. Und das man sich etwas mit der Software beschäftigen muss welche man verwendet bevor man auf sie schimpft sollte selbstverständlich sein. Ich kann mich ja nicht aufregen das der Autorouter die finepitch Anschlüsse nicht trifft wenn das Raster zu grob gewählt ist. Und wenn er dann Rasterlos routet braucht er halt "etwas" mehr Zeit.

Tschüss Martin L.

Reply to
Martin Laabs

Stefan Huebner schrieb:

Ich hab meine Autorouter-Zeit auch schon hintermir. Ich hab den seit 2 Jahren nicht mehr angefasst. Das Ganze dauert halt zwar deutlich länger zu routen, das resultat ist aber deutlich besser :-)

Wie kommst du darauf, dass die nur 6 Lagen hatte? Das sieht man doch eigentlich garnicht.

Interessant wäre, ob man die Impedanz der Leitungen einigermaßen hinkriegt, wenn man die PCIE-Leitungen einfach nur so genau wie möglich "abzeichnet" :-)

--
Mfg
Thomas Pototschnig
 Click to see the full signature
Reply to
Thomas Pototschnig

Auf manchen PCBs sind in irgend einer Ecke Zahlen aufgedruckt, ungef=E4hr so:

Vorderseite: |1| | | | R=FCckseite: |4| | | | (nat=FCrlich spiegelverkehrt gedruckt)

Wenn man die Platine gegen das Licht h=E4lt, kann man die Zahlen lesen, meistens bis zum zweiten oder dritten Layer. Die in Klammern geschrieben Zahlen sieht man dann, wenn man die Platine umdreht:

Vorderseite: |1|2|(3)|(4)| R=FCckseite: |4|3|(2)|(1)| (ebenfalls spiegelverkehrt gedruckt)

Vermutlich, damit der PCB-Fertiger keine Lagen miteinander verwechselt? Habe hier u.a. diverse Elsa-Grafikkarten (iirc 6 Layer), wo das so gemacht ist. Habe selber mit Multilayer bisher nicht n=E4her zu tun gehabt, scheint aber durchaus =FCblich zu sein.

bis dann,

Martin

Reply to
Martin Wiesner

Mein Vorposter hat natürlich Recht damit, dass bei einigen Platinen die Layer durchnummeriert sind, in diesem Fall konnte man sie aber auseinanderpulen: ein Spannungsregler hat "gekocht" und die Platine unter sich mitgenommen, so konnte man auf jeden Fall schon mal top, power und einen ground layer auseinanderziehen :( Ich habe nach weiterem Herumkratzen nicht mehr als sechs unterscheidbare Layer gefunden, reicht aber eigentlich auch.

Reply to
Stefan Huebner

Hallo Thomas,

Geht doch noch.

Referenzboards sind immer Overkill. Erstens will man jedes Feature zeigen, zweitens muß es schnell fertig sein und "rock solid" laufen.

Jep, die und der Clock. Das sind aber nur 100MHz

Öh, RX+-,TX+-,CLK+- und OE. Ich komm auf 7. Kann sein, daß noch Smbus drauf geht, Slots hab ich noch nicht verbaut, nur die Chips selber.

Siehe Posting OliB, wobei ich die Eignung von 4 Lagen für PCIe nicht abspreche. Das ist Consumer-Technik, MoBos werden auch in 4 Lagen geroutet. Ist immer abhängig von der Größe des Boards, der restlichen Elektronik etc.

Wenn du einen halbwegs vernünftigen Lagenaufbau mahst, dannn klappt es auch mit pcie. 4 Lagen könnten so aussehen:

Cu-Folie

100 mü Kern oder Prepreg Cu-Folie Kern 1,5mm Cu-Folie 100 mü Kern oder Prepreg Cu-Folie

Lage 1 ist Bestückung und Signal, Lage 2 Masse, Lage 3 Vcc, Lage4 Signal

Mit 12 mü Leiterbahnen liegst du im interessanten Bereich, wobei du auch den Lötstopplack berücksichtigen mußt. Es gibt für Striplines Rechner, spiel da mal rum. Vias würd ich 0,3 Kernbohrung und 0,6 Restring ansetzen. Das können die meisten fertigen.

Die Balls für RX/TX/CLK liegen gerne am Rand, sodaß du keinen Fanout über Vias machen mußt. Schön brav auf der Oberlage routen, keine Split-Planes drunter, keinen Lagenwechsel, es sei denn der Slotkey gibt das vor. Dann aber *direkt* am Slotkey. Anders machen es die Schineesen auch nicht.

Da ist viel Halbwissen im Spiel. Die Theorie ist schwarz, die Praxis grau. Wenn man die reine Theorie anwendet, dürften die ganzen PC-Boards gar nicht laufen. Da diese trotzdem irgendwie funktionieren, kann man sich an den Erfahrungen der Hersteller halten. Intel hat recht gute Design guides, es empfiehlt sich da mal die Nase reinzustecken. Die 915-er Northbridge war einen der ersten mit PCIe, fang vielleicht mit der an.

formatting link

Schönen tach noch.

Reply to
Arthur Haase

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.