Festspannungsregler mit geringem Stand-By Stromverbrauch

Jul 26, 2012 28 Replies

Nicht kategorisch. Selbstgestrickte zum Beispiel nicht, und im letzten IC Design sind welche drin :-)

Man kann etwa mit depletion mode FETs sehr huebsche LDOs aufbauen die keine Stabilitaetsprobleme haben. Weil sie die gleiche Sourcefolger-Architektur wie normale Linearregler aufweisen. Dann gibt es einige (wenige) gute Serien von Edelherstellern, doch die sind schmerzhaft teuer.

Ich kann es nur aus ueber 25 Jahren Erfahrung sagen, die ekligeren Eigenschaften vieler LDOs sind oft mit keinem Woertchen im Datenblatt erwaehnt. Teilweise hatte ich den Eindruck dass die Hertsteller das schlicht nicht wussten (in einigen Faellen bin ich mir sogar sicher), teilweise kann es unerwaehnt geblieben sein weil es nicht so gut aussaehe.

Gruesse, Joerg http://www.analogconsultants.com/

Am 29.07.2012 16:34, schrieb Joerg:

Es ist ganz erstaunlich, wie groß der Einfluss des Marketings auf den Inhalt von Datenblättern bei einigen (vielen?) Firmen ist.

Manchmal steht es drin, aber oft nur im Kleingedruckten:

formatting link

Zitat "The ESR of the output capacitor should range between 0.3? - 22?"

Das sind jedoch keine Garantiewerte, denn sie stehen nicht unter min und max in der Tablelle (sollten sie, bzw. muessen sie bei vielen meienr Projekte). Es wird auch alles andere als trivial denn Du musst die ganzen Abblock-C die in der damit versorgten Schaltung haengen mit beruecksichtigen. Oder ein Serien-R vorsehen womit Dir die Regelgenauigkeit kaputtgeht.

Long Story short, in eine Elektronik von der im Falle des Falles Menschenleben abhaengen koennen setze ich sowas nicht rein. Und ja, da bin ich kategorisch.

Ja, z.B. Erbsensuppe :-)

Ok, 3-4 mal im Jahr esse ich sie. Aber nur wenn auch Bratwurst drin ist.

Gruesse, Joerg http://www.analogconsultants.com/

Joerg schrieb:

^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

^^^^^^^^^^^^

Vergleiche erste und letzte Zeile des oben zitierten Textes und denke dann nochmal über den mittleren Absatz nach.

Servus

Oliver

Oliver Betz, Muenchen (oliverbetz.de)

Roland Ertelt schrieb:

Um Mißverständnisse zu vermeiden: Es muss heissen "Regler im Zusammenspiel mit der Last".

Schlecht ist für den P-LDO gut. Kerkos sind zu gut -> schlecht für den P-LDO.

Manchmal deutlicher, manchmal weniger.

Speziell die Buden, die Originalhersteller "ehren", indem sie deren Produkte nachempfinden, glänzen oft durch minimalistische Datenblätter.

Was auch bei den besseren Herstellern selten drinsteht ist das Verhalten bei großen Kapazitätswerten - da darf auch der ESR i.d.R. geringer sein.

Servus

Oliver

Oliver Betz, Muenchen (oliverbetz.de)

Durch Weglassen in Zitaten macht man es nicht richtiger. Ich komplettiere mal, Zitat "Man kann etwa mit depletion mode FETs sehr ^^^^^^^^^^^^ huebsche LDOs aufbauen die keine Stabilitaetsprobleme haben. Weil sie die gleiche Sourcefolger-Architektur wie normale Linearregler aufweisen. Dann gibt es einige (wenige) gute Serien von Edelherstellern, doch die ^^^^^^^^^ sind schmerzhaft teuer".

"kann etwa" bedeutet "ein Beispiel".

Etliche meiner selbstgestrickten enthalten P-channel FETs und sind stabil. Einer der Gruende warum es bei Fertigprodukten oft nicht so ist liegt daran dass die Marketingleute absolut keine externen Kompensationsbauteile sehen wollen. Selbst wenn sie dabei einen Pin NC lassen. Das ist einer der Fehler den Hersteller begehen.

Gruesse, Joerg http://www.analogconsultants.com/

Ja, leider. Kann ich einiges zu erzaehlen, aber nicht hier.

Das Hauptproblem ist jedoch ein erhebliches Abflachen der Praxiserfahrung der Leute, sowohl beim Hersteller der ICs als auch bei den Schaltungsentwicklern die selbige dann benuzten. Leute wie Bob Pease, Robert Widlar oder Jim William weilen alle nicht mehr unter uns und sie haben kaum Nachfolger.

Klassisches Beispiel hier: Telefon klingelt. Dicker Driss in der Produktion, ein Teil der Geraete funzt im Endtest nicht, manchmal raucht drinnen auch was ab. Gelegentlich laufen sie erst aber kommen nach wenigen Monaten kaputt zurueck. Das Problem: Man hatte einen LDO drin und auch brav den ESR Bereich beachtet. Aber dann hatten sie es im Digitalteil arg gut gemeint und aber auch jedem IC Versorgunspin seinen privaten Keramik-C gegoennt. Kurz ueberschlagen, es kamen summa summarum viele uF zusammen und der ESR lag bei nahezu Null -> fatz ... *POFF*

Gruesse, Joerg http://www.analogconsultants.com/

Ohja, da könnte ich auch einiges erzählen.

Das ist sicher nicht das Hauptproblem ;-) Aber zu dem Thema haben wir verschiedene Meinungen...

Es ist mit absoluter Sicherheit das Hauptproblem :-(

Ich weiss dass Du mir das nicht glauben willst aber ich habe staendig mit sowas zu tun. Die Arbeitslast in dieser Richtung nimmt peu a peu zu und sie verteilt sich auf immer weniger Leute.

Gruesse, Joerg http://www.analogconsultants.com/

Join the Discussion

Have something to add? Share your thoughts — no account required.

Didn't find your answer?

Ask the community — no account required