Es ist aber auch kein Problem einen Elko notfalls mal 3mm hoeher stehen zu lassen. Ich versuche das zwar auch zu vermeiden, aber wenn es nicht anders geht. Da sind Wannenstecker schon schlimmer. Geht aber notfalls auch noch.
Was hast du denn fuer fette Vias? Ich bohr die immer in 0.5 und das ist schon knapp.
Draht durchstecken, mit der Zange etwas flach druecken. Feste dran ziehen bis der Draht stabil im Loch steckt, beide Seiten abschneiden und ganz entspannt loeten. .-)
Olaf
Muß halt alles zusammenpassen.
MfG JRD
...
Druck mit Laser auf Folie, Bungard-Material, 4min. mit zwei 8W(?)-Lampen belichtet, Geätzt mit Fe3Cl im Schaumätzgerät ohne Heizung.
Irgendwie klappt das hier sehr zuverlässig. (Dafür habe ich eben einen
18,50¤ SiS570 getötet :( )Falk
-- Ich habe nicht gegen Windows. Aber wenn ich etwas hätte, würde ich nicht zögern, es einzusetzen. (Sehr frei nach W. Schmickler)
Rafael Deliano schrieb:
Dann noch
1) IC einsetzen, 2) Platine umdrehen, 2a) IC fällt heraus 2b) Platine nochmal umdrehen, 2c) IC nochmal einsetzen und zwei Pins etwas umbiegen 3) löten.Mit SMD reicht 3). Auch deswegen liegt SMD mir mehr.
Falk
-- Ich habe nicht gegen Windows. Aber wenn ich etwas hätte, würde ich nicht zögern, es einzusetzen. (Sehr frei nach W. Schmickler)
Hehe. Der ist mir auch gleich ins Auge gefallen.
Interressanter Mix ist das jedenfalls auf der Platine. Ein Xilinx FPGA vs. TO-3 und Schmelzsicherungen :)
XL
Ich nehme häufig Tantalperlen, kommt man auch gut ran wenn man sie
1mm höher stehen lässt.
Wenn ich Muster von SMD-Leiterplatten machen muß die später industriell gefertigt werden bohre ich die Vias auch separat mit 0,5. Wegen der kleinen Lötaugen geht das gar nicht anders. Normalerweise bohre ich aber alle Löcher einer Leiterplatte erstmal 0,7mm. Wegen der wenigen Vias die ich habe tue ich mir da keinen Bohrerwechsel an. 0,7mm ergibt sich aus der Bezugsquelle für Bohrer bei ebay, 0,8mm wäre mir lieber.
MfG JRD
Bei 0,7mm Loch sitzen die ziemlich fest, da fällt nichts. Die Löcher in Lochrasterplatinen sind deutlich grösser, die Erfahrungen daraus mögen anders sein.
MfG JRD
Doch, von ST schon, aber die Vorratsmengen verheissen nicht viel Hoffnung:
Frank, die TO220 Variante kostet nur einen Bruchteil (unter 50c in Einzelstuecken), vielleicht kannst Du das TO220 Footprint ueberlagern. Eagle wird schimpfen wie ein Rohrspatz und wenn es das nicht zulaesst bliebe nur ein spezielles "Combo Footprint" zu erstellen. Falls es noch nicht zu spaet ist spendiere dem MAX Display Treiber noch einige uF an Abblockung. Der zieht derbe Spikes und die Leiterbahn ist was lang, weil es ja in diesem Layout keine Power Plane gibt. Wann das Layout schon abgeschlossen ist, koenntest Du den 0.1uF durch 1uF keramisch oder hoeher ersetzen.
-- Gruesse, Joerg http://www.analogconsultants.com/ "gmail" domain blocked because of excessive spam. Use another domain or send PM.
Danke, werde ich mal bei Gelegenheit lesen. Zum Glück ist es kein Virtex 2 den ich einsetze, sondern nur ein kleiner CPLD und auch ein recht unkritisches kleines Design. Da halte ich mich dann hier dran:
wo das mit den beiden Kondensatoren auf Seite 22 drin steht.
-- Frank Buss, fb@frank-buss.de http://www.frank-buss.de, http://www.it4-systems.de
Ist erstmal nur als interessante Resteverwertung gedacht, denn den hatte ich noch hier herumliegen, und um erste Erfahrungen mit dem Bau von Frequenzmessgeräten zu sammeln. Das richtige Gerät wird sowieso später per GODIL FPGA Modul, TFT Display, USB-Anschluss usw. gebaut, wenn ich die Zeit dazu finde.
Danke, das Layout ist noch nicht verschickt, werde ich ändern.
-- Frank Buss, fb@frank-buss.de http://www.frank-buss.de, http://www.it4-systems.de
Das kommt dann als nächstes Projekt, mit deinem GODIL-Modul. Ein paar Leistungstreiber bräuchte der FPGA aber auch für die 7-Segmentanzeige.
Ja, das ist exakt das, was ich hier habe:
Sind nicht allzu teuer, sehen gut aus und fühlen sich recht stabil an. Gegenüber der Abbildung hat meins allerdings auch in der Mitte an den langen Seiten nochmal Schrauben.
Einstellung der Torzeit usw. kommt dann für mein nächstes Projekt. Das hier soll erstmal nur ganz einfach werden. Aber wieso sollte man die Torzeit analog einstellen wollen?
Hier übrigens mein vorerst finales Design, jetzt mit zusätzlichen SMD-Kondensatoren am CPLD, einem weiteren Elko am MAX7221, per cmd-renumber ULP die Bauteilnummerierungen verbessert und die Leiterbahnen schöner gemacht. Wenn man immer nur im 45° Raster routet, sieht das nicht nur besser aus, man bekommt auch weniger schnell Platzprobleme, weil es aufgeräumter ist.
Es gibt übrigens das nette ULP make-symbol-device-package-bsdl.ulp, hatte ich zumindest Anfangs gedacht. Xilinx bietet auch eine BSDL-Datei für den CPLD an, also das Script drüber laufen lassen und fertig ist die Library. War aber nichts: Ich musste erstmal die Padreiehn verschieben, da die sich an den Enden teilweise überlappten. Was aber noch schlimmer war: Die Pad-Nummerierung begann nicht bei Pad 1 links unten, sondern Pad 1 war irgendwo in der Mitte. Also alle neu manuell durchnumeriert. Das Device wurde natürlich nicht angepasst, also das auch neu angelegt und connected. Zumindest das Symbol musste ich nicht manuell anlegen, aber der initiale automatisch generierte Entwurf war auch nicht besonders (der obere Rand war zu tief). Das nächste mal werde ich wohl wieder manuell sowas anlegen, oder mein eigenes Script schreiben.
-- Frank Buss, fb@frank-buss.de http://www.frank-buss.de, http://www.it4-systems.de
Hallo Frank,
- Der 7805 im TO3 wird ohne Isolierscheibe einen Kurzschluß mit den Leiterbahnen auf dem Top-Layer machen (Lötstop als Isolierung gilt nicht). Wenn die Leiterbahnen unter dem TO3 auf dem unteren Layer wären, wäre es kein Problem.
- Der Sinn von VR1 und VR2 erschließt sich mir nicht ganz. Könnte als Überspannungsschutz dienen, aber der 431er ist dafür viel zu schwach - der brennt dabei als erstes durch.
- Bei hohen Spannungen am Eingang zerschießt es über D9, D10 bzw. D11 den TEST-Port von IC4, weil D9-D11 nicht so sonderlich Spannungsfest sind. Hier würde eine Schutzbeschaltung wie bei den anderen Eingängen vor dem TEST- Pin noch helfen (evtl. auch noch mit Sicherung).
Tom
Tom
Frank Buss wrote:
schönes blaues
das die
Darstellung sehen
Rückseite des
Ausfräsungen
handgeroutet,
wenn einer
so nicht machen
kaum Ahnung davon
dokumentieren, kennt
Sicherungen?
>
Vielleicht ginge Tesa-Krepp :-))
Oder mit Unterlegscheiben montieren. Zahnscheiben waeren auch angesagt, damit nicht irgendwann der Massekontakt ueber das TO3 Gehaeuse abgeht.
Die dienen nur dazu, dass eine Ueberspannung an den Eingaengen die Versorgung nicht hochlaufen laesst. Der Grund ist, dass die ueblichen Laengsregler keinen Strom nach Masse ableiten koennen.
Dafuer muesste allerdings ein 100V Schuss mit fast einem halben Ampere Spitze reinkommen. Notfalls 1N3595 nehmen, die koennen 150V, ab oder den Test Port so wie die IN2 Eingaenge schuetzen. Test hinter den Sicherungen anlegen waere auch gut.
-- Gruesse, Joerg http://www.analogconsultants.com/ "gmail" domain blocked because of excessive spam. Use another domain or send PM.
Danke für deine Tipps. Das Board ist schon in Auftrag gegeben, aber ich werde dann eine Isolierscheibe verwenden.
Das war eine Idee von Jörg, denn mal angenommen der CPLD verbraucht nicht viel Strom, dann könnte auch über den 220 Ohm Widerstand sich die 3,3V Schiene langsam aufladen, wenn an den Signaleingängen eine höhere Spannung anliegt, da der Spannungsregler ein Linearregler ist, der nicht nach Masse wegregeln kann. Die 100mA Sicherungen sollten dann ausreichen, das zu sichern, wenn die Spannung allzu hoch wird.
Für 5V habe ich eingebaut, da man auch den 5V-Ausgang verwenden kann, aber da hast du wohl recht, daß das recht schnell durchbrennen würde, aber vielleicht schützt es ja ein wenig den Rest der Schaltung, wenn man da z.B.
12V anlegen würde, sodaß man dann nicht den PIC austauschen muß, sondern nur den TL431.Ich werde dann 1N4007 einsetzen, da das dort ja nicht zeitkritisch ist. Das erhöht zwar die Last um 15 pF, aber sollte noch gehen beim geplanten Einsatz für bis zu 50 MHz.
-- Frank Buss, fb@frank-buss.de http://www.frank-buss.de, http://www.it4-systems.de
[...]
Der TL431 haelt ueber 100mA aus, fuer ziemlich lange Zeit. Wenn Du 50mA Sicherungen drin hast sind die laengst durchgefitscht bevor der abraucht.
Bei einem Kunden hat sowas die ESD "Death Rate" ziemlich auf Null gebracht. Allerdings ist der Kram im North Slope Oelgebiet im Einsatz, dort wo sich aber auch alles statisch auflaedt. Der Mechanismus war vorher immer der gleiche. Selbst im ausgeschalteten Zustand konnte das hochlaufen bis es in einem der Chips "durchpunktierte". Dann beim naechsten Einschalten ... *POFF*
[...]-- Gruesse, Joerg http://www.analogconsultants.com/ "gmail" domain blocked because of excessive spam. Use another domain or send PM.
Hallo Frank,
Stimmt. Für den Zweck ists auch OK (ich hab an Schutz vor kaputtem Spannungsregler gedacht, und dafür wäre es zu wenig).
Tom
Die Platine ist vor einiger Zeit angekommen, sehr gute Qualität von Olimex, und ich habe mittlerweile ein wenig Zeit gefunden, das Board zu bestücken und in Betrieb zu nehmen:
War nicht so einfach, die 1N4007 in die 1N4148 Bohrungen zu bekommen :-) LEDs, 7-Segment und Taster sind auf der Rückseite angebracht, funktioniert erstmal alles, auch der CPLD für die Taktteilung und die Schmitt-Trigger Schaltung für die Eingänge, über den CPLD bis hin zur CPU. Kommt auf insgesamt 200 mA Stromverbrauch, mit allen 7-Sgement-LEDs auf 8 und der MAX7221 wird nur lauwarm. Dafür wird der 7805 aber ziemlich heiss, wenn die Eingangsspannung zu hoch wird. Habe da noch einen schönen fetten Kühler gefunden und im Gehäuse ist noch Platz, da werde ich den drauf montieren. Ein Punkt für den nächsten Counter: Schaltregler nehmen.
Die Entwicklung ist recht praktisch: Xilinx Platform Cable und PicKIT2 stecken drauf und man kann einfach per Mausklick CPLD und CPU updaten. Am Trigger-Eingang kann ich Testquarze vom Steckboard aufschalten.
Was mir schon jetzt aufgefallen ist: Rein in C erstmal einfach so runterprogrammieren, z.B. mit /10, Modulo 10 für die 7 Segmentanzeige, ist tatsächlich zu langsam, wenn ich die CPU vom CPLD aus mit 1 MHz versorge. Kommt nur auf ca. 4 Hz Updaterate und ich wollte es eigentlich recht einfach mit 50 Hz synchron in einem Prozess ohne Interrupts alles laufen lassen. Das also zum Thema wie schnell ein PIC ist, der nächste Counter wird dann einen ARM-Cortex M3 Prozessor o.ä. zur Steuerung haben.
Mal sehen, wie ich weiterkomme. Erstmal sind Verwandtenbesuche angesagt und dann habe ich ja auch noch angefangen selber zu komponieren und muß irgendwie meine Zeit zwischen Elektronik und Klavierspielen aufteilen:
-- Frank Buss, fb@frank-buss.de http://www.frank-buss.de, http://www.it4-systems.de
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.