MultiLogger Schaltung ist fertig

Das ist es was wird ueber Softwatre-Leute immer sagen: Die hoeren erst auf wenn der ROM-Bereich bei deutlich ueber 90% Fuellstand liegt :-)

Man goennt sich ja sonst nichts ...

PSoC5 sind mir (noch) nicht gelaeufig, aber sollten nicht Widerstaende ueber beide Quarze? Falls er intern keine hat wuerden die sonst nicht anschwingen, oder nur jedes x-te Mal und nur wenn man gegentritt.

Beim Layout den 24MHz Quarz am besten so nah wie moeglich an den PSoC.

Setze den VR1 lieber auf 3.6V, 200mV vom Sollwert ist was knapp. Falls Leckstrom ein Problem ist (Batteriebetrieb) den TLV431 oder LMV431 nehmen und Widerstaende anpassen. Die koennen auch hoeher ausfallen.

--
Gruesse, Joerg

http://www.analogconsultants.com/

"gmail" domain blocked because of excessive spam.
Use another domain or send PM.

Ich habe da einfach die Schaltung vom Development-Board übernommen und da waren keine Widerstände.

Danke, mache ich.

--
Frank Buss, http://www.frank-buss.de
piano and more: http://www.youtube.com/user/frankbuss

Hi Frank,

hab ich mir jetzt auf die Schnelle nicht angeschaut...

Du bist Dir aber schon im Klaren, dass via I2C nur dei Konfiguration läuft. Die Audiodateien gehen ausschließlich via I2S.

Marte

Auf Seite 29 im Datenblatt haben sie auch keine eingezeichnet, dann muessten tatsaechlich interne Widerstaende vorhanden sein.

[...]

--
Gruesse, Joerg

http://www.analogconsultants.com/

"gmail" domain blocked because of excessive spam.
Use another domain or send PM.

Ja, meinte ich eigentlich auch. Ist zumindest in der Schaltung herausgeführt und im PSoC Designer eingeplant :-) Verbunden sind die Pins aber noch nicht, muß ich erstmal genauer nachlesen, wie das geht. Aber alle Pins des Codecs sind per Stift herausgeführt. Hat auch den Vorteil, daß man da leicht extern mal ein I2S Device anschließen kann, wenn man die internen Verbindungen nicht per Messer trennen muß.

Hier ist übrigens das fertig geroutete Board:

Gewinnt bestimmt keinen Schönheitspreis, aber der Wettbewerb ist auch schon Ende dieser Woche zuende, daher wird es sonst teuer bei PCB-Pool, wenn ich da noch mehr trödele. Kritische Teile, wie den Quarz, habe ich von Hand geroutet, der Rest ist der Eagle Auto-Router und dann von Hand die Leitungen einigermaßen versucht zu legen, die Eagle nicht geschafft hat. Im nachhinein betrachtet hätte ich vielleicht besser 4 statt 2 Layer nehmen sollen.

Gibt es eigentlich Router, die Leiterbahnen verschieben können, wenn man was wo zwischen quetschen will und es nicht passt? Ist bei Eagle immer ziemlicher Aufwand. Ich glaube Altium Designer konnte sowas?

--
Frank Buss, http://www.frank-buss.de
piano and more: http://www.youtube.com/user/frankbuss

Hi Frank,

Bei Ultiboard (ich bin bis Version 5 dabei geblieben) ging so was ganz brauchbar. Später hatte ich dann den Luxus von Mentor Graphics Pinacle schätzen gelernt. Da drückst Du eine Leitung von Hand durch einen Kanal und der Router versucht den Platz zu organisieren, indem die Bahnen zusammengedrängt werden und ggfs auch ein paar aussen liegende um ein Via herum kommen etc. Da wird man richtig verwöhnt. Kaufen will man das Paket als Gelegenheitsnutzer aber sicher nicht ;-) In letzter Zeit mach ich gar keine Layouts mehr. Das was ich aufbaue geht mit Dead Bug und Lochraster, da ohnehin Einzelstücke.

Ich hab mal angefangen mich in Kicad reinzulesen, bin aber nicht weit gekommen, weil zu viele andere Baustellen drücken.

Marte

[...]

Ja. Ist jetzt was spaet und schlecht zu erkennen weil sich wohl die Designators im Schaltplan geaendert haben. Die GND Struktur um den PSoC sieht zerklueftet aus, koennte sein dass dadurch mehr Muell auf den Messeingaengen liegt als erwartet. Bei 2-Lagen Boards muesste man hie und da Null-Ohm "Draht"-Bruecken legen.

[...]

--
Gruesse, Joerg

http://www.analogconsultants.com/

"gmail" domain blocked because of excessive spam.
Use another domain or send PM.

Am 18.04.2011 18:36, schrieb Frank Buss:

Moin Frank!

Beim USB kannst Du noch die beiden Rs (R28, R29) in den Datenleitungen zusammenschieben, dann sind die etwas kürzer.

Verteil noch mal großflächig GND-Vias. Viele Flächen (Bottom kann ich kaum sehen, aber im Top sichtbar) haben eine etwas sparsame Verbindung zu GND. Beispiel: Die Masseanbindung von IC8 und IC12 ist eine Katastrophe! C41 ist mit dieser GND-Anbindung auch eher unnötig. Pin28 von IC11 ist hoffentlich kein Power-Pin, denn die Masse dort ist auch eher ein Abenteuer.

Die Kerkos am Festspannungsregler dürfen sicher noch näher an diesen (C30 und C31). BTW: Ist die Masse des Stabis mit irgendwas außer den beiden Kerkos verbunden? Wenn nein, mach das noch.

Ansonsten: Von der Leiterbahnführung bekommt man Augenkrebs:

- Jegliche Winkel sind drin.

- Leiterbahnen nicht nur Diagonal, senkrecht und waagerecht, sondern irgendwie.

- Mehrere 90°-Winkel statt 2x45°

- Masseflächen sind unnötig zerteilt (z.B. links neben SPI-MISO-CON: Leiterbahn etwas weiter nach unten und schon ist es wieder eine Fläche)

- Leiterbahnen verlassen Bauteil-Pads nicht mittig.

- Abstände zwischen den Leiterbahnen sind unverständlich unterschiedlich. Dies sind aber alles im Wesentlichen ästethische Probleme, also für eine schnelle Lösung nicht relevante Dinge.

Aus meiner Erfahrung kann ich aber dazu sagen, daß eine so unübersichtliche Platine deutlich mehr Fehler aufweist, als eine ordentlich strukturiert-aufgeräumte.

Ciao Dschen

--
Dschen Reinecke

=== der mit dem Namen aus China ===

http://WWW.DSCHEN.DE mailto:usenet@dschen.de

n man

r

Jupp. Das Feature war schon bei protel99SE drin. --> Sehr angenehm.=20

------

--=20 Kai-Martin Knaak tel: +49-511-762-2895=

Universit=E4t Hannover, Inst. f=FCr Quantenoptik fax: +49-511-762-=

2211=09 Welfengarten 1, 30167 Hannover

GPG key:

get

Ja, sehe ich auch so. War eine schnelle Nachtaktion gestern und kommt teilweise daher, weil Eagle es nicht per Auto Router schaffte und ich es immer irgendwie verschieben musste. Wenn man das richtig machen wollte, könnte man einen der Vorteile beim PSoC verwenden: daß man die verschiedenen Funktionen relativ frei den Pins zuordnen kann. Außerdem hätte ich wohl auch die Steckerleisten rechts besser anordnen können, sodaß es weniger Knoten gegeben hätte.

Das verstehe ich nicht. Mal abgesehen davon, daß durch die zerklüfteten Masseflächen vielleicht die Messeingänge nicht ganz so gut sind, sehe ich da keine Probleme. Die Schaltung selbst finde ich recht aufgeräumt und den Strom interessiert es bei den niedrigen Frequenzen nicht, wie er da lang läuft, sofern ERC und DRC keine (kritischen) Fehler melden, mit der DRU-Datei die PCB-Pool freundlicherweise anbietet.

--
Frank Buss, http://www.frank-buss.de
piano and more: http://www.youtube.com/user/frankbuss

Mir gehts in gewisser Weise umgekehrt: Ich habe entdeckt, dass=20 ein echtes Layout bei Lochraster sehr hifreich ist. In meiner=20 Lib gibt es f=C3=BCr die Locjhrasterplatine einen eigenen Footprint.=20=

Und das Ausdruckskript gibt zu den Leiterbahnen der L=C3=B6tseite=20 den gespiegelten Best=C3=BCckungsdruck der Vorderseite in einer Art R=C3=B6ntgenansicht aus. Dann kann man ganz entspannt mit Silberdraht die Leiterbahnen ziehen. Dass keine Verbindung im Plan fehlt, hat ja das EDA-Programm garantiert.

------

--=20 Kai-Martin Knaak =C3=96ffentlicher PGP-Schl=C3=BCssel:

Hallo Frank!

Wenn das als allgemein nutzbarer Datenlogger gedacht ist wäre noch ein Encoder-Eingang nützlich (A, B und Index). Sowas fehlt bei den meisten preiswerten Lösungen und wird bei Aufgabenstellungen mit elektrischen Antrieben eigentlich immer gebraucht.

Gruß Thorsten

--
PGP welcome!
Thorsten online: http://www.ostermann-net.de/electronic
Rund um Schrittmotor, Fräs-Bohr-Plotter & Mikrocontroller

Hallo Kaimartin,

Das ist eine Frage der Komplexität. Ich kann mir schon vorstellen, dass sich das bei großen Projekten lohnt, dann mach ich aber doch gleich ein Platine draus und fädle nicht mehr.

Marte

Das wäre mit dem PSoC per Konfiguration realisierbar. Da sind Hardware Quadratur-Encoder drin, die an die GPIOs geroutet werden könnten. Ggf. eine gute Idee, wenn ich das per Multiplexer direkt intern im Chip vorsehen, sodaß man es leichter konfigurieren kann, ohne den PSoC-Designer zu verwenden. Was macht der Index-Eingang?

Ich plane übrigens, eLua einzusetzen (wird allerdings für den Wettbewerb zu knapp, aber die schicken den Prototypen ja zum Glück zurück), wo man per Mass-Storage-Emulation auf dem PSoC-Chip dann per USB direkt das auszuführende Script auf der SD-Card mit seinem Lieblingseditor schreiben kann. Also quasi einstecken und loslegen, kein Compiler oder irgendwas anderes und einfache Syntax. Ist natürlich nicht besonders schnell, aber für viele einfache Steuer- und Loggingaufgaben bestimmt recht nützlich. Die Software wird sowieso das interessante, die Hardware war ja eher trivial bis jetzt.

--
Frank Buss, http://www.frank-buss.de
piano and more: http://www.youtube.com/user/frankbuss

Hallo Frank!

Der sagt dir (über eine Umdrehung) wo Null ist. Damit hat man einen Bezugspunkt, z.B. um den Kommutierungswinkel für einen Servo einzustellen oder Strommessungen mit dem Drehwinkel des Rotors in Bezug setzen zu können.

Gruß Thorsten

--
PGP welcome!
Thorsten online: http://www.ostermann-net.de/electronic
Rund um Schrittmotor, Fräs-Bohr-Plotter & Mikrocontroller

Das Projekt ist fertig, zumindest in einer ersten Version, die noch pünktlich zum Einsendeschluss für den Wettbewerb fertig wurde:

Hier übrigens ein Live-Mitschnitt (bin manchmal in #fmcg auf Freenode und habe letztens mal interaktives Live-Video probiert), wie ich den Microcontroller einlöte:

Ich muß wirklich bald mal Drag-Soldering lernen :-)

Gibt aber noch ein paar Probleme: Von den CapSense-Tastern werden nur die am weitesten voneinander entfernten sicher unterschieden, die waagerecht nebeneinder liegenden nicht, und wenn man USB einsteckt, dann gehen die CapSense Taster gar nicht mehr. Liegt aber bestimmt am Layout und vielleicht ist meine Konstruktion mit den Federn und der Aluminiumfolie unter den Gehäusedeckel auch nicht gerade das Gelbe vom Ei.

Der 24 MHz Quarz läuft auch nicht stabil. Er scheint zwar zu schwingen, aber irgendwie mit Aussetzern, was man z.B. bei der seriellen Übertragung sieht. Da kommt dann manchmal kurzzeitig Zeichensalat raus. Könnte das an meiner doch etwas abenteuerlichen Masseführung der Platine liegen?

Habe letzens beim Aufräumen übrigens eine proforma Rechnung von Cypress entdeckt, als die mir die kostenlosen Samples von dem PSoC5 Chip geschickt haben. Demnach hat der 12,53$ gekostet. Wenn das ein realistischer Preis für die finale Chip-Revision wäre, dann sieht das gar nicht schlecht aus, für das was der kann und in Anbetracht der Einfachheit, mit der man mit der IDE Projekte realisieren kann.

--
Frank Buss, http://www.frank-buss.de
piano and more: http://www.youtube.com/user/frankbuss

Das hast Du doch recht flott und ordentlich gemacht. Nur duenneres Lotzinn waere guenstig, ich benutze eine 0.3mm Durchmesser Version von Kester.

War die Dame aus der Werbung bei der Gala Veranstaltung zum Wettbewerb dabei? :-)

Das koennte an den zerkluefteten Masseflaechen liegen.

Loete mal einen 1M Widerstand drueber :-)

Wenn es der Preis eines Einzelchips war, ok. Ansonsten eher nicht, aehnliche Geraete bauen sie in China fuer Materialkosten unter $1. Da bestuende bei einem kommerziellem Erfolg die Gefahr dass das jemand ohne PSoC nachbaut.

--
Gruesse, Joerg

http://www.analogconsultants.com/

"gmail" domain blocked because of excessive spam.
Use another domain or send PM.

Habe auch dünneres Lötzinn hier, aber irgendwie geht das damit nicht so gut, finde ich. Vielleicht nicht die richtige Sorte. Hatte das aber glaube ich letztens auch ausprobiert, ohne vorher extra Flussmittel draufzuträufeln, vielleicht geht das damit ja dann auch besser.

Drag Soldering geht aber noch eine Nummer schneller und einfacher, wenn man es kann. Bei mir sind danach aber meist einige Brücken drin und wenn ich Pech habe, bekomme ich die auch nicht mehr so einfach entfernt, wenn die Richtung Pinanschluss am Chip sind und bei den Entlötlitzeaktionen die Pins korrodieren.

Habe ich gerade getestet, macht keinen Unterschied. Sieht so aus, als würde der Oszillator mit und ohne Widerstand nach ein paar Sekunden aussteigen. Kann ich da noch was testen? Scope am Quarz messen geht nicht, hat zu geringen Eingangswiderstand, müsste da also erstmal eine FET-Probe basteln.

Aber ich brauche den auch nicht unbedingt, aktuell verwende ich den internen Oszillator und für USB hat das Teil so einen Sync-Modus, wo sich der mit der USB-Frequenz synchronisieren kann.

Der MultiLogger geht jetzt erstmal auf Reisen zu Cypress, da die das dort vor Ort haben möchten, wohl weil die Bekanntgabe der Gewinner am 3. Mai auf der Embedded Systems Konferenz in Silicon Valley ist und da macht sich natürlich was greifbares gut.

In der aktuellen Ausbaustufe hast du Recht, also zwei analoge und zwei digitale Eingänge, SD Card und serieller Anschluss, könnte man vielleicht für $1 hinbekommen, bei entsprechend großer Stückzahl. Für die geplante Featureliste wird das aber nicht gehen, mit CAN, RS485,

24-Bit Audio-DAC, 655 MHz DDS Generator usw. Habe aber im Moment sowieso nicht vor, das kommerziell herstzustellen, sondern nur als nützliches Laborgerät zu verwenden.

Dabei fällt mir ein: Ich hatte mit dem Eingangsspannungsteiler ein Problem. Die analogen Eingänge haben je einen 10 Megohm Eingangswiderstand und bei den Teilern 1:10 mit 1 Megohm, 1:100 mit 100 k und 1:1000 mit 10 k kann man gut am ADC-Wert beobachten, wie der jeweils 1/10 Unterschied zur vorherigen Stufe hat. Aber beim 1:1 Spannungsteiler mit 10 Megohm kommt der Wert kaum über den 1:10 Teiler hinaus.

Wenn ich die Samplerate langsamer einstelle, dann ist es nicht ganz so schlimm, allerdings wird es dann ungenauer. Die differentiellen Eingänge haben ein ziemliches Netzwobbeln überlagert. Sieht so aus:

Gut zu sehen die Umschaltung zwischen den Eingangsteilern. Ich habe mal probiert, intern im PSoC noch ein PGA an die Eingänge zu legen, aber macht keinen Unterschied. Muß da wohl doch extern ein empfindliches Instrumentenverstärker-IC dranbauen, müsste hier noch ein Sample von Analog Devices irgendwo rumliegen haben.

Die 5% Genauigkeit ist auch nicht so gut. Scheint zwischen der Hälfte des ADC-Max Wertes und bis zum ADC-Max Wert etwas nichtlinear zu sein. Vielleicht auch noch ein Problem mit dem zu hochohmigen Eingangsspannungsteiler.

--
Frank Buss, http://www.frank-buss.de
piano and more: http://www.youtube.com/user/frankbuss

Die Gefahr beim Drag Soldering ist dass Flussmittel under den Chip laeuft was man nicht mehr rauswaschen kann. Ok, wenn keine Leiterbahnen drunter sind oder der Loetstoplack wie Panzerglas waere macht's vielleicht nichts. Eines Tages lauft es dann doch raus und knurpselt Elkos an. Ich benutze No-Clean Flux, was nicht so aggressiv ist.

Versuche mal 100k.

Obwohl ja an sich ein Pin OSC-OUT sein sollte, Messen geht ohne antatzen: Schleife mit 3-4 Windungen ans Ende eines Koax loeten (oder einen female Stecker), ins Scope und das auf 50ohm schalten. Neben den Quarz gehalten sieht man die Schwingung. M.W. hast Du aber ein Tek und viele davon rauschen ziemlich, kann sein dass das untergeht. Falls Du ein Allwellenradio hast muesste das bis 30MHz gehen und da kannst Du den

24MHz Oszillator hoeren. Oder VHF Kanaele 10 und 11 auf einem Analogfernseher, da sieht man das "Gekrissel" dunkler werden wenn er schwingt.

Sieh auch mal nach ob die Buerdekapazitaeten stimmen.

Ich druecke die Daumen. Vielleicht laden sie Dich ja danach ein :-)

Oh Driss, und der Wert duerfte alles andere als stabil sein. Kann man da nicht per Software interne Opamps als Buffer vorschalten? Ok, bipolare haetten natuerlich wieder Input Bias Current, muesste man per FB Widerstand neutralisieren und das waere eine Aenderung im Schaltbild und Layout, zu spaet.

50Hz bekaeme man durch Betrieb mit 100Hz Sample Rate einigermassen raus.

So hoch sollte die Nichtlinearitaet im PSoC aber bei weitem nicht sein.

--
Gruesse, Joerg

http://www.analogconsultants.com/

"gmail" domain blocked because of excessive spam.
Use another domain or send PM.