Ich würde das mit zwei 2-bit schieberegistern lösen:
S10 wird asyncron gesetzt wenn der Rückführtakt 1 ist S00 wird asyncron gesetzt wenn der Rückführtakt 0 ist
S10 wird mit dem Orginaltakt in S11 geschoben, in S10 wird 0 geschoben. S00 wird mit dem Orginaltakt in S01 geschoben, in S10 wird 0 geschoben.
Das Fehlerbit wird Orginaltaktsyncron gesetzt wen (S10 =0 und S11=0 ) oder (S00=0 und S01=0)
-- MFG Gernot
Wie wäre es mit den üblichen zwei D-Flip-Flops, die man in Phase-Frequency- Diskriminatorschaltungen benutzt?
Zwei Flip-Flops mit Reset-Eingang, an beide D-Eingänge kommt Hi. An den Clock-Eingang des einen FlipFlops (A) kommt deine Referenz, an den des anderen (B) das zu überwachende Signal. An die Ausgänge ein AND-Gatter, dessen Ausgang an den Reset Port der beiden D-Flip-Flops.
Das ganze bildet dann zusammen einen -1,0,+1- Up/Down-Zähler.
Zum Scharfschalten des Detektors ist der Ausgang des Flip-Flops (B) auf Hi zu bringen (via set-Eingang?). Sobald das _andere_ Flipflop (A) high ausgibt und das erste (B) low, hast Du Dein Signal, daß mindestens ein Takt verlorengegangen ist.
Gruß, Jürgen
Hallo Jürgen,
Jürgen Appel schrieb:
so ähnlich war auch mein 1. Gedanke und weil mich das mal interessierte, hab ich's mit der Xilinx ISE mal simuliert. Um nicht alles zeichnen zu müssen, habe ich diese Variante des HCT4046 von TI als Bezug genommen, und zwar den Phasendiskriminator Typ 2 auf Seite 3 Abb. 1 in
Benutzt habe ich positiv flankengetriggerte D-FFs, der Ausgang 1 /PCPout (wird invertiert weiterverarbeitet) wird zum Erkennen des Fehlens des verzögerten Clocks benutzt.
clock_del
o | | | | .-----. | .--|D Q.----. | .--------. |\ | | | | | | | .---| >O---)--|> | | | | 4046 | | |/ | | | | '-o | | | '-----' | __ | | | | '---| | clock_error | | | | |& |-------o | /PCPouto---)----------o .---|__| | | | | | .-o | | |. .-----. | | | | | '--|D | | | | | | | | | | '--------' o-------------|> | | | | | Q'----' | | '-----' | | | | | | | | | | o--o--------------'
clock
(created by AACircuit v1.28.6 beta 04/19/05
Wenn clock_del aussetzt, kommt an clock_error 1 Highimpuls der Dauer des Fehlens. Das Ganze scheint unabhängig vom Tastverhältnis zu sein und metastabile Zustände oder Glitches sind nicht zu sehen. Ich hab zwar nicht jede erdenkliche Konstellation simuliert, weil das auch ziemlich viel Aufwand ist, aber es sieht erstmal funktionsfähig aus.
mfg. Winfried
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.