tions
qu'est-ce que cela vient faire dans l'histoire ?
quel probl=E8me ? mon syst=E8me est fonctionnel et d=E9ploy=E9, fonctionne sans souci depuis plusieurs ann=E9es.
code,
je ne voudrais pas dire, mais heuh... pour faire varier de 2% la vitesse de l'osc interne d'un PIC, faut y aller dur. La plus grosse variation est d=FBe =E0 la fabrication, ensuite la temp=E9rature et la tension d'alim du PIC sont tr=E8s stables.=
Encore un =E9pouvantail agit=E9 alors qu'il n'y a pas d'oiseaux...
J'ai pu /mesurer/ des fr=E9quences de plus de 300KHz en sortie, soit *plus* de 600K occurences par secondes. =E7a m'int=E9resse de vous voir faire cela en IRQ avec juste 2 MIPS.
fois
le PIC16F818 est limit=E9 (selon le datasheet) =E0 20MHz (bien que dans certains cas on puisse aller facilement plus haut). Mais 20MHz donne 5 MIPS, et 5/2 =3D 2,5, ce n'est pas un rapport de 10.
rce. quel probl=E8me ? la fonction est remplie, la performance est atteinte et le budget a =E9t=E9= respect=E9.
j'ai =E9t=E9 probablement trop =E9vasif et/ou trop fatigu=E9 ce qui a con= fusionn=E9 mes propos. J'aurais d=FB =E9crire : "l=E0, avec les PIC, c'est la mis=E8re". Evidemment, un DSP par exemple, =E7a ne n=E9cessite que qqs cycles pour vider son pipeline, tout en chargeant les nouvelles instructions, et le changement de contexte est imm=E9diat. Pas besoin de le faire =E0 l= a main...
Mais s=E9rieusement, vu le prix de certains FPGA (et la disponibilit=E9 d= e
_o/
yg l'=E9ternel incompris
--=20