Ciao a tutti, qualcuno saprebbe spiegarmi perchè in un inverter i transistor sono in saturazione o interdetti durante tutta la prima metà dell'escursione logica?
Mi fareste l'esempio H-->L ?
Quel che penso io è che quando l'uscita è alta e agli ingressi degli inverter mi trovo un valore alto, questo mi spegne il PMOS e manda in saturazione l'NMOS, questo stato di saturazione mi dura finche l'uscita è a VDD-VT e non VDD/2 (con VDD tensione di alimentazione e VT tensione di soglia)!
Grazie fin d'ora!
Francesco