Amplificatore CMOS

Ciao, allora, un paio di premesse:

- non conosco il modello level 2, sono andato a spulciarmelo velocemente e penso di aver capito piu' o meno la base che c'e' dietro.

- nel tuo circuito non capisco quale sia il segnale d'entrata: vgs1 o vgs2. In pratica vedo 3 circuiti possibili: source comune nmos, source comune pmos o amplificatore a porta not (nel qual caso vgs1=vgs2).

- nella tua formula

non c'e' un errore? non dovrebbe essere (1+lambda*Vds)? perche' se non fosse cosi', non avresti nessun parametro che ti definisce la modulazione di canale... Inoltre nel level 2 la modulazione di canale e' espressa differentemente: Ids=Ids/(1-lambda*Vds)...

- nel caso in cui tu avessi sbagliato la formula (in base a quanto detto sopra), la tensione di early e' indipendente dalla lunghezza del transistor (cosa che h apoco senso)...

Detto questo, gia' capisci che e' difficile risponderti con precisione. Quello che si puo' trovare sono dei valori che in ogni caso hanno scarsa utilita' pratica, poiche' dato che i parametri del transistor variano in fase di fabbricazione rischi che sebbene la simulazione ti dia un buon risultato, il circuito finale sballi completamente. Per questo tipo di circuito di solito si aggiunge una parte di circuitistica che sistema il potenzaile d'uscita' correttamente. Se pero' devi per forza seguire questa strada e' meglio che tu chiarisca un po' i punti che ho illustrato sopra, prima di partire su di una via sbagliata.

Ciao Scola

nicola scolari ha scritto:

Ciao e grazie 1000 per avermi risposto.

Vgs2. In pratica l'NMOS fa parte di uno specchio di corrente per cui il circuito è un PMOS common source che ha come carico attivo uno specchio di corrente (del quale l'NMOS fa parte). La Vgs quindi è fissata dallo specchio. Lo specchio a sua volta non è fatto con un resistore ma ha anche un PMOS come carico attivo, quindi il nostro NMOS riceve solo un tensione fissa Vgs2 da un Voltage Reference, che quindi posso regolare a mio piacimento (più o meno, viste le differenze di modello).

Il PMOS in alto invece è connesso ad un'uscita di uno stadio differenziale (con specchio di corrente come carico attivo), quindi il differenziale fornisce al nostro PMOS la polarizzazione (regolabile da me) e il segnale da amplificare. Il mio problema è riuscire a trovare un'espressione corretta che mi consenta di scegliere i parametri giusti per avere un'offset DC nullo in uscita, quando non viene applicato il segnale. So che è possibile, perché giocando con Wn, Ln, Wp ed Lp sono riuscito ad arrivare a 5 mV di offset. Inoltre devo poter regolare anche l'escursione massima del segnale, per rispettare delle specifiche. Non so se sono stato chiaro =)

Perdonami, non ti avevo detto dello specchio. Il source comune è solo il PMOS.

Esatto.

No, questo non c'è.

Sisì, e il 2 che sta dopo (Vgs-Vt) rappresenta un elevazione di potenza. Ecco l'espressione:

id = 1/2*Kp*W1/L1*(Vgs-Vt)^2*(1+lambda*Vds)

Quindi nei calcoli a mano dovrei considerare questa espressione come aliquota di corrente dovuta alla modulazione di canale?

La difficoltà mia sta proprio nel far conciliare i calcoli fatti a mano con quelli ottenuti dal simulatore che utilizza il modello Grove-Frohman. Sono cosciente che vi sono delle differenze, ma mi aspetto che siano molto piccole.

Siccome devo portare un progetto solo teorico (non deve essere realizzato il circuito), l'importante è che riesca a trovare dei calcoli a mano che diano risultati verosimili a quelli ottenuti dal simulatore.

Spero di aver chiarito qualcosa, in caso contrario chiedi pure, risponderò nell'immediatezza.

Ciao e grazie per l'aiuto.

Non so se poi i valori corrisponderanno alle simulazioni, ma io procederei cosi':

- immagina la caratteristica Ids-Vds del nmos e la sua simmetrica per il pmos. ora quello che tu cerchi e' il punto di intesezione delle due caratteristiche, e vuoi che questo si trovi a meta' della tensione di alimentazione. Per assurdo immagina di non avere tensione di early, quindi in zona di saturazione le due curve sono piatte. Quindi per avere il valore a meta' devi avere per forza di cose che Ids1=Ids2. Quindi comincerei a dimensionare in funzione di questo. La soluzione piu' semplice che vedo (visto che il kp del pmos e' la meta' di quello dell'nmos) e' di prendere w/l del pmos doppio rispetto a w/l dell'nmos e dare la stessa Vgs ai due transistor. Chiaramente puoi scegliere Vgs diverse, ma allora i rapporti w/l cambiano.

- fatto questo puoi notare che lambda del pmos e' maggiore, quindi cresce piu' in fretta rispetto a quell'altro. cosi' facendo il punto di intereszione sara' piu' vicino ai 10V rispetto ai 0v. A questo punto quello che ti conviene fare e' aumentare la vgs dell'nmos in modo che il punto di intesezione sia 5V (si puo' fare facilmente a mano il calcolo).

Il problema ora e' trovare i singoli valori di L e di W ma non ci sono abbastanza info per farlo. Ad esempio il guadagno dell'ampli dipende da W e L del pmos. La precisione della copia dello specchio di corrente dipende dal matching dei due nmos e questo dipende dai valori di W e L...

Spero di essere stato chiaro. In caso contrario provero' a farti uno schemino. Ciao Scola

nicola scolari ha scritto:

Esattamente.

Qui però c'è qualcosa da tener presente. Con le 2 equazioni:

id1 = kp etc. etc. id2 = kn etc. etc.

non è detto che le correnti siano uguali, o meglio, saranno pure uguali perché la corrente che scorre è quella, non può andare da nessun'altra parte, ma se dimensioni kp1,W1,L1, Vgs1 etc. per far scorrere, esempio,

1uA, chi ci dice che l'altro mosfet non ha le caratteristiche W2,L2 etc. perché non crei un collo di bottiglia (non fa scorrere 1uA e blocchi anche il 1° mosfet) o che addirittura faccia scorrere 2 uA? Cioè, messa così, chi ci dice che sarà l'NMOS a comportarsi come generatore di corrente e non sarà il PMOS a causa di qualche limitazione? Certo, possiamo essere sicuri che Vgs1=Vgs2 (le possiamo controllare le polarizzazioni), L1=L2 e magari Wp=2Wn... ma le tensioni di early sono differenti e questo sbilancia tutto (non di poco), perché se ne primo mosfet devono passare 2 uA, a causa della tensione di early ne passeranno 2.5uA, e nell'NMOS se passano 2.5uA, qualche altra cosa varia, perché la tensione di early è diversa. Infatti è così che succede, non a caso la prova delle Vgs identiche e di W1=2W2 l'ho fatta, ma ottengo una tensione di 9.9 V quasi, quindi un risultato assurdo, si va nella regione di triodo.

Vero.

Per tentativi si può arrivare, ma volendone ricavare un'espressione matematica per avere dei valori indicativi? Del tipo W/L = 12 oppure Vgs = 1.02 V, magari c'è ancora un offset di 100 mV a causa della differenza tra i modelli, però un'equazione ce l'abbiamo da presentare :) Inoltre se volessi trovare anche una soluzione "automatica" in termini di transistor o retroazioni che trovano da solo questo punto di equilibrio annullando l'offset, c'è qualche schema/strumento?

Immagina un guadagno di... 50 dB (o 40dB va bene lo stesso), W ed L del pmos li possiamo dimensionare a piacimento.

Qui per aumentare la precisione dello specchio, ho scelto la L dell'nmos dell'amplificatore CMOS più alta possibile (64u) per avere una lambda più piccola possibile. Inoltre la precisione non so fino a che punto possiamo calcolarla, lo specchio ha un carico attivo, quindi il lato della corrente di riferimento ha un NMOS e come carico attivo ha un PMOS. I MOS sono entrambi connessi a diodo, quindi formano un voltage reference (forniscono una tensione di -3.9, essendo l'amplificatore connesso ad una tensione dual rail +5,-5), mentre il lato della corrente specchiata è il nostro NMOS dell'amplificatore (con L=64u).

Se preferisci, mi dai la tua e-mail e ti spedisco schemini e PDF di tutto quello di cui ti ho parlato.

Ciao e grazie ancora

Capisco il tuo ragionamento, ma probabilmente ti sfugge qualcosa... Allora sai che all'equilibrio id1 _DEVE_ essere uguale a id2 (perche' la carica si conserva). Tu vuoi in piu' che senza segnale d'entrata Vout (quindi Vds) sia uguale a 5V. Ora basta porre le equazioni:

id1=id2

Kp1*W1/L1*(Vgs1-Vt1)^2*(1+lambda1*Vds1)= Kp2*W2/L2*(Vgs2-Vt2)^2*(1+lambda2*Vds2) (semplifico gli 1/2)

Ora sai che 2Kp2=Kp1 e che Vds=5V per tutti e due (poi dipende come sono definite le tensioni, ci puo' essere un - da qualche parte ma nel tuo caso mi sembra che cosi' vada)

2*W1/L1*(Vgs1-Vt1)^2*(1+5*lambda1)=W2/L2*(Vgs2-Vt2)^2*(1+5*lambda2)

Hai quest'equazione che deve essere soddisfatta, ma come vedi hai 6 incognite e 1 equazione, quindi devi semplificare un po' di roba. Quindi poni W2=2*W1 e L2=L1 (per esempio, ma puoi anche scegliere altri valori... diciamo che questo semplifica vista anche le condizioni che hai sulle dimensioni dei transistors). Poi sai che lambda1=0.01 e lambda2=0.03... quindi:

1.05*(Vgs1-Vt1)^2=1.15*(Vgs2-Vt2)^2

Fissi un Vgs e calcoli l'altro risolvendo l'equazione (e prendendo la soluzione che ha senso). Questo e' un modo di fare, ma chiaramente ce ne possono essere altri. Tieni comunque presente che e' un metodo "a mano" e, per eseperienza, ti posso dire che non troverai mai una simulazione che corrispondera' al 100%...

Puoi provare a fare quello che ti allego al mail. L'ho fatto con un NMOS in source comune, ma il senso non cambia. Devi fare attenzione al dimensionamento perche' e' molto sensibile. Il funzionamento e' abbastanza intuitivo. In pratica se la tensione di uscita aumenta, la coppia differenziale M2-M3 iniziera' a pompare piu' corrente da M2. La corrente di M3 viene copiata da M4-M5 (e filtrata attraverso gm4-C) e polarizza il transistor M1 (source comune). Arrivando meno corrente da M5, M1 non puo' fare altro che diminuire la sua corrente quindi diminuire Vds (essendo Vgs costante). M6 e' li' per dare due carichi uguali a M2 e M3. IDC deve dare almeno 2 volte la corrente che supponi passi da M1. Boh, l'ho spiegato veloce, se hai bisogno chiedi ancora. Cmq l'ho dimensionato a ranza e simulato e funziona... (almeno il principio).

Beh, sai che il guadagno in tensione di un source comune caricato da uno specchio di tensione e' Av0=-gm/(gds1+gds2) dove gm e' quello del pmos e gds1/2 sono i gds del pmos e dell'nmos. Il gds teoricamente dovrebbe dipendere da L (ma non nel tuo caso...) e quindi si potrebbe avere una stima degli L. Ricorda che in genere quando dimensioni dei transistors hai molti fattori da tenere in gioco (anche semplicemente la superficie occupata) e di solito si tratta di trovare un trade-off tra tutti questi fattori.

Tieni presente che piu' il lambda e' piccolo piu' il guadagno aumenta e quindi la sensibilita' dell'offset all'uscita.

nicola scolari ha scritto:

Ecco l'errore che commettevo. Anziché sostituire 5 alle Vds, sostituivo a Vds1:

Vdd-Vout

e trovavo Vout. Ora infatti mi trovo, anche se è sempre una questione di sensibilità.

Scusa per il ritardo della risposta ma ci ho messo un pò per carburare. Il problema di questo schema è che non tiene conto del segnale. O meglio, in Vout hai un segnale variabile, poiché quello è un amplificatore. In assenza di segnale hai 90 mV o anche 800 uV (offset), però quando c'è un segnale in ingresso puoi anche avere 3.5 V. La conseguenza dello schema è che esso si opporrà alle variazioni del segnale di uscita e farà in modo che Vout sia sempre 0, il ché porta effettivamente l'offset a 0, ma non ho escursione di segnale =) Io a dire il vero non l'ho ancora simulato, ma ad occhio ho visto che non tiene conto del segnale variabile, anche perché questo segnale viene inettato nell'amplificatore tramite la vgs del pmos. Sbaglio?

Ciao e grazie ancora

Microwave