Ciao a tutti, devo risolvere questo problema:
Calcolare la tensione di soglia logica VM di una porta NOR a due ingressi in tecnologia CMOS, supponendo che tutti gli ingressi siano cortocircuitati. Tutti i transistor NMOS e PMOS hanno un fattore di forma ?n=?p=2
Dati: kn'=60?A/V2, kp'=20?A/V2, VTN=-VTP=1V, VDD=5V, Leff=0.9?m.
Risultato: VM (V) 1.87
Non ho idea di come fare a risolvere il problema, so che VM è la tensione Vo quando Vo=Vi, quindi sia gli NMOS che i PMOS sono in saturazione, ma non ho idea di come calcolare quella tensione!
Qualcuno può darmi una mano!
P.S: Allego, in caso ce ne sia bisogno il FidoCAD dello schema:
[FIDOCAD] MC 65 20 3 0 010 MC 105 110 0 0 040 MC 40 110 0 0 040 LI 40 90 105 90 LI 65 70 65 90 LI 65 20 65 30 LI 50 60 50 40 TY 45 35 5 3 0 0 0
* A TY 45 60 5 3 0 0 0 * B TY 20 100 5 3 0 0 0
* A TY 85 100 5 3 0 0 0 * B LI 60 55 60 65 LI 60 57 65 57 LI 65 57 65 50 LI 60 63 65 63 LI 65 63 65 70 LI 50 60 59 60 LI 59 57 59 63 PP 60 63 62 62 62 64 LI 60 35 60 45 LI 60 37 65 37 LI 65 37 65 30 LI 60 43 65 43 LI 65 43 65 50 LI 50 40 59 40 LI 59 37 59 43 PP 60 43 62 42 62 44 LI 100 95 100 105 LI 100 103 105 103 LI 100 97 105 97 LI 105 97 105 90 LI 105 103 105 110 PP 105 103 103 102 103 104 LI 90 100 99 100 LI 99 97 99 103 LI 35 95 35 105 LI 35 103 40 103 LI 35 97 40 97 LI 40 97 40 90 LI 40 103 40 110 PP 40 103 38 102 38 104 LI 25 100 34 100 LI 34 97 34 103 TY 70 10 5 3 0 0 0
* VDD TY 70 85 5 3 0 0 0 * Vo LI 90 100 90 130 LI 90 130 25 130 LI 25 130 25 100
Grazie mille a chiunque vorrà aiutarmi!
Francesco