:(
Forse ricordo male... magari non era la ON-semi (?) Comunque interessano anche a me, quindi dovrò cercarli... eventualmente ti faccio sapere...
arlando e mi sono
dollari (????!!) e
mi servono e 50ps
Caspita! 50ps sono davvero pochi! :-) I delay locked loop interni agli FPGA magari ci arrivano senza problemi, però portare "fuori" questi segnali mantenendo quella definizione non so se è possibile o comunque facile da realizzare... In genere gli FPGA se la cavano meglio quando si parla di ns... :-)
Magari ceco in
Purtroppo usare i dispositivi FPGA non è facilissimo, soprattutto all'inizio... Bisgna conoscere i dispositivi, un linguaggio di descrizione dell'hardware, avere una certa familiarità con la progettazione dei circuiti digitali integrati...
velocizzare il
attuali 60ms per
Le linee di ritardo programmabili che ti avevo citato, ed anche eventuali circuiti realizzati con FPGA credo possano essere molto più veloci di 60ms...
Ciao, Dr. Jones