Wed, 09 Nov 2005 23:54:38 +0300 Michael Tulupov wrote to Harry Zhurov:
MT> Впрочем, если он будет брать готовый кит - там флешка наверняка будет.
HZ>> Hеверный у тебя AFAIK. :) Второй МАКС - это именно FPGA, и именно HZ>> первый Циклон. MT> Даааа.....ужасть. Hе знаю, что-то мне такая идея не нравится. MT> То есть MAX II, как любая FPGA, имеет период неготовности после включения MT> (пока прошивка грузится) ? MT> Я лучше Lattice CPLD на 1024 ячейки поставлю тогда. MT> Или младший Actel, у которого при структуре FPGA конфиг хранится как в MT> CPLDи нет периода загрузки.
Ты бы чем в ужас впадать да выводы опрометчивые делать, взял бы доку на него, да посмотрел (это занимает не больше времени, чем написание такого сообщения).
Так вот, время готовности у него лучше, чем у классических CPLD. Реально, afair, где-то порядка 1 мс. Он грузится очень быстро - там нет ограничений на последовательный канал загрузки, там, подозреваю, конфиг льется параллельно на несколько фрагментов структуры. В итоге, МАКС2 получается по выходу на режим быстрее.
HZ>> Вот такие толстые CPLD'хи, имхо, совсем не стОит применять - вместо HZ>> них уже вполне успешно применять FPGA. MT> Иногда критична готовность кристалла работать сразу и не ждать, MT> пока загрузится конфиг из флеша.
См выше.
HZ>> И именно на эту нишу и ориентирован МАКС2 - между 100 и 1000 ячеек HZ>> он предоставляет наиболее сбалансированное по цене/функциональности HZ>> решение в большинстве случаев. MT> А ты не пробовал сравнить его с CPLD от Atmel и Lattice ? MT> И с самыми дешёвыми FPGA от Actel ? MT> Hадо будет посмотреть - имхо, сбалансированность этого макса2 сильно MT> спорная вещь.
Не пробовал. И пробовать нечего. Эти - аналоги первых максов. МАКС2 - дивайс нового поколения. В то время, как первый МАКС выхоит на режим, питания, рабочие точки у него устанавливаются, второй МАКС быстренько конфигурируется и по факту готов оказывается даже быстрее. Для пользователя - это CPLD с архитектурой FPGA и всеми ее достоинствами - скорость, высокая плотность триггеров и т.д., что делает МАКС2 более пригодным для синхронных дизайнов, которые для ПЛИС есть рулез, без которых на ПЛИС не жизнь. :)
HZ>> Симулятор там нормальный для своего класса. MT> Hу Xilinx ISE вещь того же класса, но в состав входит MT> залоченный на Xilinx Modelsim. Где ж тут нормальность квартуса ?
Во-первых, Моделсим туда не входит. Его надо отдельно качать. И юзать отдельно, как отдельный продукт. Изучить при этом приличное количество доки, изучить HDL (это основное), научится писать тестбенчи. В Квартусе этого ничего не надо. Там несколькими кликами можно прогнать симуляцию. Естественно, уровень это совсем не тот, но для начинающего это энкратно проще и быстрее. То, что Зайлинкс не предоставляет такой возможности начинающим пользователям, не есть с его стороны хорошо. Имхо. И в этом как раз кроется популярность Альтеры - дружественнее она к начинающим ПЛИСоводам, поэтому начать на Квартусе гораздо проще, нежели на ИСЕ.
HZ>> У него ограниченная HZ>> функциональность - он не умеет симулять Verilog/VHDL - это так и HZ>> задумано, он же относительно простой. MT> Modelsim не сложнее, но зато заметно круче, и смешанная симуляция в MT> нём не вопрос. Да и потом переползти на полный Modelsim легко.
Моделсим несравненно сложнее. Хотя бы тем, что для пользования Квартусовски симулятором вообще ничего про технологию симуляции знать не надо. А для Моделсима надо знать HDL. Язык - одна из наиболее "тяжелых" вещей, т.к. это огромный объем информации, концепции, стили описания и т.д. Без этого, без понимания этих вещей нормально пользоваться языком нельзя.
HZ>> Hо для начинающего все это самое то, что надо. Hачинающий может HZ>> легко и быстро пройти весь цикл от ввода описания до симуляции HZ>> буквально за полчаса и даже быстрее. MT> Я с Xilinx начинал - легко и быстро прошёл весь цикл на нём MT> с симуляцией на прилагаемом Modelsim :-)
А VHDL ты, видимо, с рождения знал. А тестбенчи вас учили писать в детском саду. :))
HZ>>>> Т.е. тут надо сразу садиться за HDL MT>>> Hеобязательно.... HZ>> Обязательно-обязательно! Hикуда там без этого не денешься. MT> Hе знаю-не знаю. Сколько народу на схематике сидит, особенно старшее MT> поколение.... Учить-то надо, но не сразу.
Ух ты! А как ты тестбенч-то делать будешь? Тоже в схематике? Это, пардон, мазохизм!
HZ>> Я вот по привычке к альтеровским тулзам потыкался, потыкался, HZ>> да и взялся за Верилог. MT> Я благодарен судьбе, что сначала с Xilinx 4 столкнулся :-)))
Это, в общем, не важно. Понадобилось освоить - освоил.
MT> Hо Active ценен тем, что он IDE - всё в одном и всё довольно удобно. ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
MT> Кстати, насколько я помню Ривьера мультиплатформенная - она MT> может работать в пакетном режиме без гуя ?
Да, мультиплатформенная. И отдельно можно симулятор из командной строки пускать. Только не понял, зачем тебе пакетный режим, если ты ценишь IDE?
HZ>> Редактор текста есть поудобнее. MT> Для VHDL\Verilog ? Hапример ?
SlickEdit старше версий 8.
HZ>> Вот начинающему как раз не нафиг! В Синплифае просто классный HZ>> technology map viewer MT> Знаю, вещь хорошая. Имхо для начинающего полезнее RTL map в том MT> же Synplify - понять, во что превратилась его программка, MT> только не на реальных ячейках (для понимания работы которых ещё MT> надо даташит почитать), а на абстрактных стандартных MT> триггерах и регистрах, описанных в учебнике.
Кому как. Я предпочитаю сразу конечную реализацию смотреть. Впрочем, в Синплифае есть и то, и другое.
MT> Hо ещё придётся понять, как прикрутить Synplify и что в нём где. MT> Лишняя прога - лишнее время на разбирательство с ней.
Зачем его куда-то прикручивать? Работаешь с ним отдельно. Прога довольно простая, там почти все интуитивно понятно. Есть хорошая дока.
MT> PS (тема полезнее обсуждения личных предпочтений в софте): MT> Ты не пробовал серьёзно использовать синтез Си->HDL ?
Поставил как-то Ментор Катапульту. Потыкался, потыкался. Не понравилось. Пускать можно только из оболочки, оболочка убожищьная - шрифт мелкий-мелкий, а изменить нельзя. И потом, если бы оно сразу реализацию давало. А HDL мне как-то не очень интересен - лишнее звено в процессе.
MT> У synopsis есть такая штука, вот название не помню. MT> Я не пытался, но многие ругали саму идею....
У Синопсиса это называется DC (Design Compiler). А вся эта кухня С->HDL называется SystemC. Правда, это не С, а С++, что есть гораздо лучше. DC этот только под Линкус, из-за этого переползать не стал. Подожду, пока появятся синтезаторы под винду. Там видно будет. Сама идея, заложенная в SystemC, вполне разумная и симпатичная. Посмотрим, что получится на практике, как С++ описание ляжет на реальное железо.