Witam,
Próbowa³em zamodelowaæ szynê zg³oszenia przerwania, do której na sta³e pod³±czony jest pull-down (stan std_logic 'L') i okazjonalnie peryferia zg³aszaj± przerwania (stan std_logic '1' podczas zg³aszania przerwania, w pozosta³ym czasie 'Z'). Niestety Quartus (a w zasadzie Altium Designer który korzysta z Quartusa) zg³asza b³±d ¿e szyna jest wysterowana z dwóch ¼róde³. Wiem ¿e FPGA wewnêtrznie nie mo¿e w sposób naturalny implementowaæ takiej szyny, trzebaby zastosowaæ uk³ad kombinacyjny OR. Natomiast z ciekawo¶ci spróbowa³em do szyny przypi±æ na sta³e stan wysokiej impedancji 'Z' zamiast pull-down 'L'. W tym przypadku Quartus prze³kn±³ projekt i otrzyma³em informacje, ¿e szyna trzystanowa zosta³a automatycznie zast±piona uk³adem OR. Czy zawsze Quartus bêdzie wstawia³ bramkê OR w takiej sytuacji?
Pawe³