Stromverbrauch bei IC's

Hallochen!

Kann mir von euch jemand erzählen, was einen Prozessor dazu bringt, mehr Strom zu verbrauchen, wenn er höher getaktet wird? Ein Flip-Flop benötigt doch eigentlich im Mittel einen Konstantstrom... Und wie geht die Taktrate eigentlich etwa in die Gesamtleistung ein? Linear? Quadratisch?

Danke

Frans

Reply to
Frans Fürst
Loading thread data ...

Frans Fürst schrieb:

Nein, bei Bausteinen in CMOS-Technik wird für jeden Umschaltvorgang eine nahezu konstante Energie benötigt. Diese ist allerdings auch noch abhängig von der Betriebsspannung, die Ursachen sind a) das Umladen von Kapazitäten und b) ein relativ hoher Querstrom für den kurzen Moment des Umschaltens, in dem beide Transistoren einer Stufe leitend sind.

Eine nahezu konstante Energie pro Schaltflanke ergibt dann eine mit der Frequenz steigende mittlere Stromaufnahme.

Bei konstanter Betriebsspannung recht linear.

Bei modernen (PC-) CPUs wird aber auch die Betriebsspannung abhängig von der aktuellen Betriebssituation geändert, dadurch wird das wohl nichtlinear werden.

--
Dipl.-Ing. Tilmann Reh
Autometer GmbH Siegen - Elektronik nach Maß.
http://www.autometer.de
Reply to
Tilmann Reh

Unter der Annahme daß hier CMOS gemeint ist:

Durchschuß. Wenn man sich bei 5V Versorgung einen simplen ungepufferten Inverter vorstellt sind bei Spannung am Eingang von 2,5V sowohl der P-Kanal als auch der N-Kanal leitend. Also fließt durch beide Strom. Der kurze Spike tritt bei jeder Schaltflanke auf. Mehr Schaltflanken pro Zeit also mehr Strom.

Näherungsweise.

MfG JRD

Reply to
Rafael Deliano

Die zwar kurzen aber vorhandenen Leitungen sowie die Gatter der FETs usw. müssen "umgeladen" werden, sie haben eine geringe Kapazität, die aber bei derart hohen Frequenzen ins Gewicht fällt.

Theoretisch quadratisch, ob das praktisch auch so ist, weiß ich nicht.

mfg. Gernot

--
 (Gernot Zander) www.kabelmax.de *Keine Mailkopien bitte!*
Ein Narr sagt, was er weiß. Ein Weiser weiß, was er sagt.
Reply to
Gernot Zander

Es braucht auch Strom um die Kapazitaeten umzuladen, der geht auch linear mit der Taktfrequenz und wird auch gebrauct wenn man durch Tricks den "Durchschuß" vermeidet.

--
Dr. Juergen Hannappel          http://lisa2.physik.uni-bonn.de/~hannappemailto:hannappel@physik.uni-bonn.de  Phone: +49 228 73 2447 FAX ... 7869
Physikalisches Institut der Uni Bonn Nussallee 12, D-53115 Bonn, Germany     
CERN: Phone: +412276 76461 Fax: ..77930 Bat. 892-R-A13 CH-1211 Geneve 23
Reply to
Juergen Hannappel
[...]

Wieso? Jede Umladevorgang braucht die gleiche Ladung, selbige mit der Rate gibt den mittleren Strom, mit der Spannung multipliziert die Leistung: Also Linear.

--
Dr. Juergen Hannappel          http://lisa2.physik.uni-bonn.de/~hannappemailto:hannappel@physik.uni-bonn.de  Phone: +49 228 73 2447 FAX ... 7869
Physikalisches Institut der Uni Bonn Nussallee 12, D-53115 Bonn, Germany     
CERN: Phone: +412276 76461 Fax: ..77930 Bat. 892-R-A13 CH-1211 Geneve 23
Reply to
Juergen Hannappel

"Frans Fürst" schrieb im Newsbeitrag news:408934dc$0$26764$ snipped-for-privacy@newsread4.arcor-online.net... > Hallochen! >

Hallo Frans,

Heutige ICs bestehen meist aus einer großen Zahl von CMOS-Transistoren. Diese kann man sich als Schalter vorstellen. Bei jedem Zustandswechsel werden die Kapazitäten zwischen den Anschlüssen der Transistoren umgeladen. Die Halbleiterschichten haben einen bestimmten Widerstand. Nach dem Gesetz P= I^2 * R wird eine Umschalt-Verlustleistung erzeugt, die sich als Wärme äußert. Diese muß im Extremfall mit Gebläsen oder Wasserkühlung abgeführt werden. Es ist deshalb von Vorteil, digitale Schaltkreise nieder zu takten, wenn man geringe Verlustleistung will. Gigahertz-Prozessoren sind nicht dafür ausgelegt. Im Desktop-PC wird es damit sehr heiß. Bei Laptops sieht es etwas besser aus, da die Prozessoren wegen Batteriebetriebs etwas langsamer getaktet werden.

Der Zusammenhang zwischen Taktfrequenz und Verlustleistung ist weitgehend linear. Dabei ist zu berücksichtigen, daß die Perip herie-Schaltungen (Input/Output-Buffer) des ICs auch eine statische Verlustleistung haben (pull-up- oder Pull-down-Widerstände). Die entsprechenden Werte kann man dem Datenblatt entnehmen.

Die Ausführungen zeigen, daß man für jede Leistungssteigerung einen gewissen Preis zu zahlen hat. So ist es nun mal.

Mit frdl. Grüssen, Roland

Reply to
Roland Macho

Ich dachte: Der kapazitive Widerstand ist "eins durch Omega mal C", geht also linear runter, dadurch steigt der Strom linear, und das mit dem Quadrat habe ich daher genommen, dass bei steigender Spannung die Leistung quadratisch zunimmt, und das in einen Topf geschmissen, so auf die Schnelle, was natürlich flasch war. Du hast Recht.

Wenn aber gleichzeitig der Strom auch noch dadurch höher wird, dass beide Transistoren eine konstante Zeit beim Schalten durchlässig sind, dann wär's doch so in der Richtung quadratisch. Aber das kann ich nicht belegen - sollte man mal ausmessen, denn es spielen mehrere Faktoren mit...

mfg. Gernot

--
 (Gernot Zander) www.kabelmax.de *Keine Mailkopien bitte!*
Mathematiker streiken für 4% mehr PI. Auch e soll nach jahrzentelanger
Konstanz angehoben werden! (Heinz Saathoff)
Reply to
Gernot Zander
[...]

Jein. Die Frequenzen, die bei den Digitalen Signalen vorkommen haengen nicht von der Taktfrequenz ab, nur von der Flankensteilheit. (Alles unter der Annahme, das wir hier von einem Chip reden, bei dem ausser der Taktfrequenz nichts geandert wird, insbesondere auch die Betriebsspannung nicht)

[...]

Nein, das waere auch wieder nur ein linearer Term, zumindest solange diese "Durchlasszeiten" noch luecken zwischen sich haben, danach klappt's eh nicht mehr.

--
Dr. Juergen Hannappel          http://lisa2.physik.uni-bonn.de/~hannappemailto:hannappel@physik.uni-bonn.de  Phone: +49 228 73 2447 FAX ... 7869
Physikalisches Institut der Uni Bonn Nussallee 12, D-53115 Bonn, Germany     
CERN: Phone: +412276 76461 Fax: ..77930 Bat. 892-R-A13 CH-1211 Geneve 23
Reply to
Juergen Hannappel

Ja, allerdings kann man die Effekte ansonsten nicht trennen, da beide linear zur Taktfrequenz sind. Ich hab hier ein Diagrämmchen vorliegen, bei dem kann man bei CMOS Gattern und Flipflops zwischen 10kHz und 10MHz keine Abweichung von der linearen Abhängigkeit erkennen, jedenfalls nicht von Auge. Also weder Durchbiegung der Kurve noch Abweichung von Steigung 1. Ab einige MHz schluckt dann deswegen CMOS mehr als LSTTL, aber Achtung, ab diesen Frequenzen steigt auch der Strom- verbrauch der LSTTL linear mit der Frequenz an. (BTW, wer erinnert sich noch an die NMOS Zeiten :-]).

--
mfg Rolf Bombach
Reply to
Rolf Bombach

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.