Mastertakt mehrfach teilen

Mittels PAL, GAL ... sollte es gehen.

MfG Martin

schrieb:

» Gibt es für eine solche Aufgabe etwas einfacheres, d.h. womit ich die Aufgabe in einem IC erledigen kann? Vielleicht einen Programmierbaren Taktteiler mit mehreren Ausgangskanälen?

Ein gefundenes Fressen für einen µC.

Um welche Frequenzen geht es denn?

Gruß Franz

Schau dir mal nen 74HC193 an.

Dekadischer Vor- Rückwärtszähler. Anfangswert an die Eingänge anlegen und runterzählen. Für einen programmierbaren Teiler mit n > 512 benötigst du dann 3 Stück á 0,32 ?.

Gibt aber sicher noch andere Bausteine in der Art...

Gruß

Stefan DF9BI

Martin Konopka schrieb:

Die haben etwas arg wenig Flipflops drin, aber mit den kleinsten CPLDs wirds klappen. Ist dann aber gleich ein PLCC-44 (o.ä.) Gehäuse. Wenns sichs um niedrige Frequenzen handelt ist ein uC sinnvoller, gibts dann auch in kleineren Gehäusen, bis runter zu SOT-23/6.

Gruß Dieter

Stefan Brröring schrieb:

Hallo,

wenn er 3 Stück Dezimalzähler nehmen würde kann er nur bis 999 zählen, mit binären Zählern dagegen bis 4093. Übrigens ist der x193 ein binärer Zähler, der x192 dezimal mit BCD. Wenn man sich den passenden Anfangswert ausrechnet reicht auch ein Vorwärtszähler.

Bye

ie Aufgabe in einem IC erledigen kann? Vielleicht einen

Hallo,

ja, ein Mikrokontroller w=E4re an sich gut, der zu teilende Takt liegt unter 50 MHz. Aber die Phase ist sehr wichtig und die Unsicherheit, die durch den nicht synchronen Takt des =B5C entsteht, w=E4re in dem Fall zu gross. Ich schau mir mal den PLCC-44 an. Vielen Dank f=FCr die Antworten!

schrieb im Newsbeitrag news: snipped-for-privacy@k79g2000hse.googlegroups.com...

Da du nicht schreibst, welche Frequnez und welche (offenbar feste) Teiler, kann man keine Antwort geben.

-- Manfred Winterhoff, reply-to invalid, use mawin at gmx dot net homepage:

de.sci.electronics FAQ: Read 'Art of Electronics' Horowitz/Hill before you ask. Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.

snipped-for-privacy@gmail.com schrieb:

Hallo,

schreib mal genauer im welche Frequenzen und welche Teilerwerte es geht. Du meintest wohl Teiler < 512 statt Teiler > 512.

Wenn man die drei verschiedenen Teiler in Primzahlfaktoren zerlegt und gemeinsame Faktoren vorhanden sind kann man das Problem etwas vereinfachen.

Für eine Lösung mit einem PAL sollte es eines mit mindestens 27 Flipflops sein, 32 schaden aber auch nicht.

Bye

=FCr

n=2E

Hallo,

der eine Teiler betr=E4gt 652, der andere 837, der 3. Takt entf=E4llt. Die die CLK-Frequenz sollte eigentlich knapp unter 50 MHz liegen, das hat sich aber ge=E4ndert, es sind nur noch 5 MHz. Dann brauch ich also nur ein PAL mit 20 FFs (2 Synchronz=E4hler mit jeweils 10 FFs).

Gru=DF

Stefan

stimmt, hatte nicht so genau hingesehen

stimmt auch

snipped-for-privacy@gmail.com schrieb:

Hallo,

nach

kommt man mit 2^2*163 und 3^3*31 nicht weiter, es bleibt also bei den 20 Flipflops. Bei 5 MHz sollte aber auch ein Mikroprozessor mit mehreren 16 Bit Hardware Zählern für Frequenzteilung geeignet sein. Aus einem 20 MHz Prozessortakt sollten sich damit diese Frequenzen erezeugen lassen.

Wenn die Takte möglichst symmetrisch sein sollen ist es besser erst durch 163 zu teilen und dann durch 4. Bei Teilung durch 31, dann durch 9 und zuletzt durch 3 kommt natürlich kein symmetrischer Takt heraus. Für die Teilung durch 652 reichen so immer noch 10 Flipflops, für 837 werden es so aber 11 statt 10.

Bye

Ich meditiere gerade über ein ähnliches Projekt. In dem Fall sollen von einer schnellen Folge von Trigger-Impulsen nur wenige die verschnarchten Auswerte-Geräte erreichen. Die Frequenz mit der die Trigger ankommen, ist nicht hoch (< 100 kHz). Aber die Laserpulse, die durch die Trigger markiert werden, sind sehr kurz (< 1 ns). Entsprechend hoch sind die Anforderungen an den Jitter bei der Teilung der Triggerfrequenz. Ich überlege, ob ich mit dem Zähler nicht direkt das langsamere Triggersignal erzeuge, sondern nur den jeweils folgenden Triggerimpuls zur Weiterleitung frei gebe.

------

--
Kai-Martin Knaak                                  tel: +49-511-762-2895
Universität Hannover, Inst. für Quantenoptik      fax: +49-511-762-2211	
Welfengarten 1, 30167 Hannover           http://www.iqo.uni-hannover.de
GPG key:    http://pgp.mit.edu:11371/pks/lookup?search=Knaak+kmk&op=get

Du schreibst dass das geteilte Ausgangssignal symetrisch sein muß. Das ist bei einem ungeraden Teilungsfaktor etwas heftig. Du müsstest dann bei der Positiven flanke einschalten und bei der negativen ausschalten. Besser währe es dann mit 10 MHZ anzufangen und nur gerade Teiler zu verwenden.

--
MFG Gernot