IO-Zelle am Spartan6

Hallo Zusammen, bevor geschimpft wird, ich weiß, dass man keine Versorgungsspannung direkt an einen FPGA Eingang als Pull-Up hängt.

Aus diversen schaltungetechnischen Gründen (Protottyp) kann das entsprechende Signal noch nicht vom FPGA getrieben werden. Um das zu simulieren, haben wir die 3,3V direkt an das Signal gehangen um die Peripherie einzuschalten. Soweit sogut, nur bootet dann der interne Microblaze nicht mehr, das Speicherinterface hängt an der gleichen IO-Bank wie das getriebene Signal.

Da ich obiges weiß, habe ich das Signal dann über einen Widerstand auf High gezogen und siehe da, der Microblaze bootet durch.

Die Frage ist nur, und mein FPGA-Programmierer ist der Meinung, das hat nichts damit zu tun, was kann der Kurzschluss eines PINs nach VCC_Bank für Auswirkungen auf die restlichen PINs haben? Ich kenne mich leider mit den FPGA Innereien nicht so aus. Ich bin zumindest der Meinung, dass damit über das interne VREF die anderen PINS bzw. deren Pegel beinflusst werden. Falls jemand eine sinnvolle erklärung hat würde ich mich sehr darüber freuen.

Grüße und schönes Wochenende, Jan

Reply to
Jan Pietrusky
Loading thread data ...

Hallo,

Welcher Pin? (besondere Eigenschaften) Booted nur der MB nicht oder das ganze FPGA? Wie ist der Pin konfiguriert? Was passiert wenn ein benachbarter Pin der Bank auf 3V3 gelegt wird? Ist der Programmierer vertrauenswürdig? Mal gemessen ob während des bootens ein Strom durch dein PIN in das FPGA fleisst?

Gruß Arne

Reply to
Arne Pagel

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.