ich bitte um Tipps zum Platinenlayout für eine zweiseitiges Board, durchkontakiert, hauptsächlich digitale Chips drauf, z.B. ARM7, weitgehend in SMD. Das Layout ist weitgehend fertig geroutet, alle Bauteile bislang auf der Oberteile.
Nun stellt sich die Frage: Wie lege ich die Masse- und Versorgungsleitungen aus? Die Ströme liegen bei maximal wenigen 100mA.
Masseflächen aufbringen auf der Lötseite? Masseflächen auf beiden Seiten? Eine Seite Masseflächen, andere Seite mit +Versorgungsspannungsfläche?
Habe ich das gerade richtig verstanden? Du routest ein ARM7-Board womöglich mit Memory-Buslines und hast offensichtlich noch nie ein richtiges Board gemacht?
Oh je. Wenn du nicht ein Kostenproblem hast, dann lege VCC und GND auf jeweils eine eigene Innenlage und laß den Autorouter die beiden äußeren Lagen machen. Es erspart dir als Anfänger viel Frust. Die Versorgungsvias müssen innerhalb ein paar Millimeter an die betreffenden Versorgungspins der Chips. Abblockkondensatoren auch in diese Nähe 'anlegen'.
Versorgungsleitungen sollten 2-3mm Breite schon haben. Kurz vorm Chip-Anschluß entsprechend verjüngen.
Dank der beiden Innenlagen wird sich das Board auch nicht verziehen. Eine Seite als Massefläche ist dagegen denkbar blöde. PCB biegt sich durch! Wenn, dann macht man die Masseflächen (Was auch VCC sein kann) auf beiden Platinenseiten ungefähr flächenmäßig gleich.
Hier kannst du dir ein Bild mal ansehen für einen Prozessor, der mit
12MHz lief:
formatting link
(Detail)
formatting link
(Ganze Platine)
War allerdings ein 6-Lagen Design aus meiner Anfangszeit. Sollte dir aber einen guten Anhaltspunkt geben. Die dünnsten Leiterbahnen sind
Erfahrung. Irgendwo wirst du das sicher auch im Internet finden. Oder frage deinen Bestücker. Es hängt wohl auch von der Löttechnik ab.
Mein Router hat gerade ne Macke bekommen. Heute Abend wollte ich ihn loben, wie schnell er doch im Gegensatz zur Linux Fritzbox bootet. Und was macht er? M1 blinkt...
Habe es erstmal zum Laufen gekriegt. Du kannst wieder zugreifen.
Morgen werde ich mir den DI-614+ ansehen. Vielleicht weiß jemand die Antwort? Kein Zugriff über seine IP mehr. Meldet sich aber an Fritzbox an und kriegt ne IP und schleift auch alle Pakete durch: Telekom->Fritbox->DI-614+ ->mehrere Rechner. Seltsam.
"Dietrich Jordan" schrieb im Newsbeitrag news: snipped-for-privacy@4ax.com...
Du hast bisher keine Versorgungsspannung an den Chips ?
Grundlagen:
formatting link
Na dann spendier eine 4-lagige Platine und mach eine Lage Masse und eine Lage Versorgungsspannung, die beiden anderen Lagen hast du ja schon mit Signalleitungen verbraten.
formatting link
dasselbe mit Formeln:
formatting link
Ohne ein Konzept, wie man die wichtigsten Leitung so kurz wie moeglich, ohne Bildung von Schleifen (=Spulenwindung), so entkoppelt wie moeglich verlegt, wird das sonst mit 2 Seiten nichts.
formatting link
TTl-Logic, na gut, aber nicht bei ARM7 und Speicher.--Manfred Winterhoff, reply-to invalid, use mawin at gmx dot nethomepage:
formatting link
FAQ:
formatting link
'Art of Electronics' Horowitz/Hill before you ask.Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.
Die Massefläche darf keine Schlitze enthalten (d.h. du darfst auf der Masseseite keine Leiterbahnen verlegen) - sonst gibt es Probleme mit der EMV. (Wenn das nen reines Privatprojekt ist - könnte man den Kompromiss aber vermutlich trotzdem eingehen und aus Kostengründen bei
2 Lagen bleiben, das Ding wird dir aber gnadenlos abschmieren, wenn du ihm mit nem sendenden Handy in die Nähe kommst, alle Strippen die von aussen kommen hast du hoffentlich auch verdrosselt?).
Mache auf alle Seiten ungefähr die gleiche Menge Kupfer drauf. d.h. auf alle Seiten Polygone - damit sich die Platine nicht verbiegt. Welche Potentiale diese Flächen tragen ist imho fast egal; sinnvollerweise verwendet man immer GND. Die VCC-Leitungen sind nicht so kritisch, solange jeder Chip seinen Abblockkondi hat und Du die VCC- Leiterbahnen möglichst überall stärker als 0.2mm machst.
das weniger als 8cm große Board wurde mit 2 Layern, keine Innenlayer, erfolgreich geroutet. Bisher mit normaldünnen Leitungen auch für Masse und Versorgung. Auch mit den Abblock-Cs.
Diese Lösung wäre natürlich das beste und auch nachträglich könnten Versorgungs- und Masse-Innenlayers eingefügt werden.
St=F6rend ist das aber nur bei sehr d=FCnnen oder sehr gro=DFen Platinen.
Richtig. Die Platinen werden allerdings kaum so krumm, das die Anschl=FCsse nicht mehr zu den Pads passen, aber die Abst=E4nde der Anschl=FCsse zu den Pads werden unterschiedlich. Das f=FChrt dazu, das die Oberfl=E4chenspannungen des fl=FCssigen Lotes u.U. nicht mehr in der Lage sind, das Bauteil vern=FCnftig zu zentrieren. Also muss das Bauteil Vor dem verl=F6ten sehr genau platziert und verklebt werden. Ist nat=FCrlich Aufwand und Kostet. Ausserdem sollte jemand nachsehen, ob an "etwas schwierigeren" Bauteilen alle Pins verl=F6tet sind, wenn denn nicht eine erfolgreiche Inbetriebnaheme Test genug ist.
Wenn Du Einzelplatinen oder Kleinserien machst, die Du Handbest=FCckst und Verl=F6test, ist es egal, weil Du siehst ja (hoffentlich) was Du tust und kannst selber korrigierend eingreifen.
Wegen der Dauerhaftigkeit w=FCrde ich mir auch nur einen achtel bis viertel Kopf machen, weil Du hast zwar mechanische Verspannungen bei Temperaturwechseln, aber die sind recht gering, und Platinenmaterial ist ja auch etwas elastisch. Bedenke, das es Platinen gibt, die erst flach liegend best=FCckt und verl=F6tet werden, und anschliessend "zusammengerollt" und somit mechanisch verspannt montiert werden.
Ich habe sowas SMD m=E4=DFiges handverl=F6tet seit gut 10 Jahren im Auto. Hat sich als robust erwiesen, im Gegensatz zu den eingesetzten Steckern, deren Messingkontakte bei Frost abbrachen. :-( Die L=F6tstellen sind aber noch vom guten bleihaltigen Lot, und somit etwas duktil. Bleifreies Lot ist deutlich h=E4rter und spr=F6der, da erwarte ich mehr Probleme.
Reines Zinn ist eh in bezug auf Temperaturwechsel ein Problemfall, weil es im Bereich der tieferen (?) Zimmertemperatur einen Phasen=FCbergang zwischen unterschiedlichen Kristallgittern mit unterschiedlichem Volumen macht. Wird diese Grenze oft =FCberfahren, bauen sich enorme Materialspannungen auf, die dazu f=FChren, das es z.B. kaum unverbeultes orginales altes Zinngeschirr in Museen gibt. Diese Temperaturwechsel reduzieren die Lebensdauer von Zinngeschirr auf wenige dutzend Jahre. Allerdings ist reines Zinn f=FCt diesen Verwendungszweck zu gut 100% recycelbar.
Mit freundlichem Gru=DF: Bernd Wiebus alias dl1eic
--
http://www.l02.de
Selbsterkenntnis ist der erste Schritt zur Depression.
Jeder echte Wettbewerb ist ruin=F6s. Darum beruht jede funktionierende
Wirtschaft auf Schiebung.
sorry, ARM7 sagt gar nix aus. Da gibt es hässliche exemplare und gutmütigere Kollegen.
So dass die Stronkreise keine größeren Schleifen aufziehen. Das ist viel mehr eine Frage der Palzierung der Bauteile. Ein Kollege hatte unlängst ein
4-Lagen Layout so ungeschickt plaziert, dass alles zuspät war. Wenn kräftige Strompfade quer über die Platine laufen, dann braucht man sich selbst bei einem 4-Lagen-Layout nicht wundern, dass von 12 Bit im AD-Wandler nur noch 7 effektiv sind, der Rest im Rauschen untergeht.
100 mA Gleichstrom interessiert niemanden. Spannend ist, wie der Strom aussieht und wohin er fließt. Die meisten vergessen, dass ein Strom nicht nur zu einem Pin in das IC rein fließen will, sondern, wo der Strompfad weiter geht und wie er sich schließt.
Da Du ohnehin keine geschlossenen Flächen haben wirst, ist die Frage wohl doch eher wieder von oben zu widerholen. Deine Flächen sind "nur" lokal verbreiterte Leiterbahnen.
Du könntest es mit vermaschter Leitungsführung versuchen: Stelle Dir einfach ein Maschengitter vor - wenn die Löcher verkleinert werden, hast Du den Übergang zur Massefläche, wenn die Löcher vergrößert werden, bleiben einzelne Leiterbahnen übrig und Du hast Versorgungsspannungsleitungen.
Also die normaldünnen Masse- und Versorgungsleitungen so dick wie möglich machen, überall wo Platz ist, zusätzliche Leitungen einfügen und das Ganze dann so verbinden, dass sich möglichst enge Maschen ergeben, also so nahe wie möglich an die Massefläche gehen. Das lässt sich doppelseitig ganz gut machen.
Die Ein-/Abstrahlung kannst Du dann abschätzen, sie bleibt gering, wenn die Länge l einer Masche l Versorgungs- und Masse-Innenlayers eingefügt werden.
Soll das eine Leiterplatte, oder eine Baustelle werden? Wenn Du nachträglich noch was frickeln willst, vielleicht gleich Fädeltechnik nehmen?
Falscher Ansatz. Das Masse- und Versorgungskonzept (und das Abblock- und EMV-Konzept) sollte schon vor dem Platzieren der Bauteile geplant werden (z.B. d=FCrfen Anschl=FCsse nicht so angeordnet werden, dass gr=F6=DFere Str=F6me oder St=F6rimpulse auf Leitungen =FCber die Schaltung durchgeleitet werden; also LP-Anschl=FCsse m=F6glichst alle an einer Seite). Nach dem Platzieren m=FCssen dann zun=E4chst die wichtigsten Leiterbahnen (Masse, Versorgung, kritische Signale) geplant werden. Empfindliche Leitungen (z.B. der Reset-Pin des Controllers) m=FCssen kurz gehalten und direkt am Controller abgeblockt werden.
Da mit einer zweiseitigen LP kaum eine wirklich brauchbare Massefl=E4che erzielt werden kann, eine durchg=E4ngige GND-Plane jedoch unverzichtbar ist, schlage ich vor: Beide Seiten als Massefl=E4chen vorsehen und mit vielen Durchkontaktierungen so miteinander verbinden, dass elektrisch eine brauchbare Massefl=E4che entsteht. Eine Versorgungsspannungsfl=E4che ist nicht n=F6tig, wenn die Versorgung m=F6glichst netzartig und mit nicht zu d=FCnnen Leiterbahnen verlegt und sinnvoll abgeblockt wird - d.h. nach M=F6glichkeit an jedem Versorgungs- Pin mit einem SMD-KerKo mit z.B. 100nF und zentral mit einem hochkapazitivem KerKo oder einem Tantal. Wenn Du zweiseitig best=FCcken darfst, dann sollten die Abblock- Kondensatoren auf die Unterseite, da sie dort erfahrungsgem=E4=DF am einfachsten sehr kurz an die ICs angebunden werden k=F6nnen.
Sieht interessant aus, da ich auch gerade eine 4-lagige Platine am entwerfen bin. Was ich nicht verstehe ist, warum der Autor soviel Wert darauf legt, daß es gut aussieht. Wieso z.B. nur 45° Winkel verwenden? Er schreibt ja, daß es wichtig ist, möglichst kurze Verbindungen zu verwenden. Wenn ich also jetzt einen 2A Schaltreglerausgang mit der notwendigen fetten Spule verbinden will, dann nehme ich doch am besten eine direkte Leiterbahn, auch wenn die dann z.B. 20° Neigung hat, statt das aus 45° und
90° zusammenzubauen, oder?
Was mich auch noch interessieren würde: in meiner Schaltung kommt ein empfindlicher AD-Wandler vor, der einen extra Analog Ground Anschluss hat. Jetzt habe ich schonmal den Tipp bekommen, den Analog Ground über eine kleine Spule, 100nH oder so, an den "richtigen" GND anzuschließen (um Hochfrequenz vom Rest der digitalen Schaltung zu entkoppeln). Wie muß ich aber die analoge Masse verlegen und wo genau muß ich es mit der normalen Masse verbinden? Meine Idee war, eine Ground Plane auf der 2. Lage anzulegen. Wird dort dann auch die analoge Masse verlegt und an einer Stelle über die Spule mit der anderen Masse verbunden?
--
Frank Buss, fb@frank-buss.de
http://www.frank-buss.de, http://www.it4-systems.de
Zitat: "Forget nice rounded track corners, they are harder and slower to place and have no real advantage". Der Autor hat vermutlich noch nie mit richtig hohen Frequenzen zu tun gehabt. Und auch nicht mit Stressbruch (es reisst fast immer von der Kante ab ein).
Solche Massetrennungen ueber 100nH oder aehnlichen Abrakadabra habe ich noch nie funktionieren sehen. Auch nicht, wenn vorher ein schwarzer Kater von links nach rechts ueber die Strasse ging oder die passenden Raeucherkerzen angezuendet wurden ;-)
Andererseits wird das in App Notes, Unis und Buechern so gelehrt und viele Leute machen es. Manchmal geht's gut, meist nicht, und das sorgt dann bei uns fuer Brot auf dem Tisch ...
Zitat aus obigen Artikel: "This may be done to separate an analog and a digital ground, which will reduce the amount of digital ground noise which is coupled into the more sensitive analog circuitry." Bitte noch bis zu meiner Rente so weitermachen :-)))
Hallo Frank, Dabei geht es um das Ätzen in den Ecken. Da sind 90 Grad halt nicht so gut, da die Ecke "eng" ist. Mit 45 Grad sind hier eigentlich Winkel von
135 Grad gemeint(=90+45).
Generell sollte man wirklich nur vertikal, horizontal und in 45 Grad Schrägen routen. Jede Leitung mit einem anderen als diesen Winkeln wirkt irgendwie komisch auf den Betrachter.
Auch da brauchst du keine 20 Grad. Mach halt eine Fläche, aber auch die mit 45 und 90 Grad Winkeln.
"Frank Buss" schrieb im Newsbeitrag news:xvtd9g2ul3k$. snipped-for-privacy@40tude.net...
Weil bei 90 Grad Winkel die wegfuehrende Leiterbahn eine Rueckwirkung auf die hinfuehrende hat, man ueberlege sich Magnetfeldlinien und Kreise um die Leiterbahn, bei der es dann im Inneneck eng wird, und so was hat auch Auswirkunen auf das elektrische Signal was da durchlaueft. Hatte ich mal ein schoenes Bild von, Bookmark vergessen.
Natuerlich geht eine gerade schraege Leiterbahn, ist sogar besser als eine mit 2 Ecken drin, selbst wenn die nur 45 Grad sein seollten.
Falsche Tipps (stehen auch nicht im PDF). Befolge Joergs Vorschlaege, bzw. lies das Dokument von Analog.
--
Manfred Winterhoff, reply-to invalid, use mawin at gmx dot net
homepage: http://www.geocities.com/mwinterhoff/
de.sci.electronics FAQ: http://dse-faq.elektronik-kompendium.de/
Read 'Art of Electronics' Horowitz/Hill before you ask.
Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.
Im Notfall zieht man halt einige Drahtbr=C3=BCcken =C3=BCber den Schlit= z. Falls das nicht hilft, ein wenig kupferfreies Platinenmaterial =C3=BCber den Schlitz (zwecks Kapazit=C3=A4tsanpassung) und Kupferfolie=
dar=C3=BCberkleben und mit der Massefl=C3=A4che verl=C3=B6ten. F=C3=BCr= Gro=C3=9Fserien nat=C3=BCrlich nicht gangbar, aber bei Kleinserien oder f=C3=BCr Prototypen durchaus gangbar.
Was ist denn das für eine Begründung, eine Leiterplatte "wirkt komisch auf den Betrachter"? Als Designer will ich primär die *technisch* beste Lösung (kostengünstig, funktional, EMV). Ob das Ding hübsch ist, ist mir da eigentlich scheißegal - zumal die meisten Platinen eh in ein Gehäuse verbaut werden.
Hat in der NG nicht mal jemand geschrieben, dass in einem Designprozess irgendjemand "seinen Bus" in den Top Layer geroutet haben wollte, obwohl es totaler Schwachsinn war und mehr Vias gebraucht hat, als in den inneren Layern? Solche Eitelkeit ist beim Designen von elektronischen Leiterplatten IMHO völlig fehl am Platz.
Und wenn ich in dem PDF Sätze lese wie "But most importantly, it looks nice." wird mir wirklich schlecht.
Viele Grüße, Johannes
--
"Viele der Theorien der Mathematiker sind falsch und klar
Gotteslästerlich. Ich vermute, dass diese falschen Theorien genau
deshalb so geliebt werden." -- Prophet und Visionär Hans Joss aka
HJP in de.sci.mathematik
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.