Erfindung GAL und CPLD

Namhaftester Miterfinder war John Martin Birkner bei MMI, ca 1976/77. MMI hatte die Variante die auf Kosteneffektivität getrimmt war. Birkner führt den Erfolg auch darauf zurück, daß man die Datenblätter so auslegte, daß sie von den Entwicklern als Ersatz von 74xx geschluckt wurden. Vgl das ähnliche dünne DIL20 Gehäuse. Es gab ähnliche, meist komplexere Versuche von fast allen Herstellern. Das waren oft state-machines die fast Schrumpf-Mikroprozessor waren.

Lattice hat die flexiblere EEPROM-Variante herausgebracht und sie GAL ( Warenzeichen Lattice ) statt PAL ( Warenzeichen MMI ) genannt. Der Laden wurde 1983 von dem Inder Rahul Sud ( Ex-Inmos Entwickler ) im zarten Alter von 30 Jahren gegründet. Das erste GAL-Datenbuch von Lattice war von ca. 1986.

MfG JRD

Am Tue, 14 Dec 2004 11:37:36 +0100 schrieb MaWin :

Das erklärt immerhin den hohen Stromverbrauch, der ja auch bei den CMOS GALs erst mit den Zero power Typen gemindert wurde, und soweit ich weis ist das auch nur eine geschickte Verwendung von Sleep und StandBy Modi. Sind es eigentlich echte Spannungsteiler oder nur klassische Open Drain UND/ODER Verknüpfungen?

"Martin" schrieb im Newsbeitrag news: snipped-for-privacy@news.gmx.at...

Genau. Schnelle Analogelektronik = niedrige Widerstaende = hoher Strom, auch beim Nichtstun.

Nein, bei PEEL/MACH wurde es ordentlich gemacht, die Chips sind aber auch komplexer = groesser = teurer und waren damit erst zeitlich spaeter moeglich.

Eben. Zero-Power-GALs sind ziemlicher Murks, die verlieren immer den ersten Taktimpuls, weil sie da erst aufwachen muessen, und die Stromversorgung zur Analogelektronik einschalten muessen.

Open Drain ist es eben gerade nicht, es werden wohl alle Leitungen zusammengefuehrt und die EEPROM-Zellen bestimmen bloss den Kopplungswiderstand, weswegen eine Summenspannung rauskommt, aber ich hab das Originalpatent wie gesagt nicht gefunden.