1. Home
  2. Electronics (German)
  3. digitalisieren einer IF mit hoher Dynamik

digitalisieren einer IF mit hoher Dynamik

Hallo,

eine Zwischenfrequenz (einige wenige MHz, BW einige 100 kHz) am Ausgang eines Doppelsupers soll mit m=F6glichst hoher Dynamik (> 80 dB) aus dem Stand (also ohne AGC) digitalisiert werden. Wenn ich das richtig sehe, gibt es da zur Zeit zwei popul=E4re Ans=E4tze:

  1. massives =DCberabtasten mit zig-MSPS ADC und danach dezimieren. Nachteil: hoher Stromverbrauch (meist > 1 W), FPGA n=F6tig zur Dezimierung

  1. Delta Sigma ADC: erstmal auch kr=E4ftig =DCberabtasten, aber zus=E4tzlich noch Noiseshaping und Bandpassverhalten implementierbar

Zu 2. kenn ich nur einen bekannten Vertreter den AD9874 von Analog. Das Evaluationboard ist leider nicht mehr verf=FCgbar :-/ Au=DFerdem ist der IP3 nicht so dolle...

Hat jemand noch weitere Ideen, wie man so einen hohen Dynamikbereich in den Griff bekommt oder kann mir Namen von brauchbaren Delta Sigma Wandlern nennen?=20

Gru=DF Michael

Reply to
Michael Kamper
Loading thread data ...

Guter Sample-and-Hold und Standard-ADC?

Unter expliziter Ausnutzung des Aliasings muss man nur noch mit einer Frequenz digitalisieren, die die Bandbreite schafft.

Es gibt wohl auch ADCs, deren Samplezeiten sehr klein im Vergleich zur Samplingrate sind. Die kann man auch direkt für Untersampling nutzen.

Voraussetzung ist natürlich, dass sich außerhalb der gewünschten Bandbreite auch wirklich keine relevante Intensität befindet. Respektive die Samplingrate muss so ausgelegt werden, dass das der Fall ist - also ggf. ein ZF-Filter für's Grobe greift.

Marcel

Reply to
Marcel Müller

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.