Hallo NG,
in meinem Leiterplattenlayout verläuft der (erste) Eingang und der Ausgang eines NAND über eine längere Strecke parallel. Ich befürchte, dass der (erste) Eingang nun direkt auf den Ausgang überspricht, so dass der (zweite) Eingang des NAND unberücksichtigt bleibt. Die Schaltzeiten liegen in Bereich 500 ns, aber kein Spezialgatter.
- Frage Ist ein Ausgang des NAND fest genung gegen derartige Einstreuung "von hinten"? Kann er das Potenzial halten?
- Frage (mit Einleitung) Ich könnte zwischen beide Leitungen eine dritte Leitung als Trennung legen. Muss diese dann Massepotenzial führen?
Danke im Voraus
Helge