latch-up op-amp

ciao!

supponiamo di trovarci in questa situazione:

formatting link
c'=E8 il rischio che si verifichi un latch-up se Vcc1_out sale troppo lentamente rispetto a Vcc1_out?

-ice-

Reply to
ice
Loading thread data ...

Il 29/01/2012 15:34, ice ha scritto:

intendi Vcc1 rispetto a Vcc2 ? dai data sheet pare di no... per il condensatore da 100 =B5F ? mettine uno ceramico da 100nF... ma hai bisogno di una tensione che salga lentamente?

--=20 bye !(!1|1)

Reply to
not1xor1

si intendevo questo; sul datasheet (nota 7) dice questo: "The input common-mode voltage of either input signal voltage should not be allowed to go negative by more than 0.3V (at 25=B0C). The upper end of the common-mode voltage range is V+ -1.5V (at 25=B0C), but either or both inputs can go to +32V without damage (+26V for LM2904), independent of the magnitude of V+"

se ho capito bene (quando si alimenta 0/+5V) un ingresso non deve mai scendere sotto -0,3V e non deve mai salire sopra 5-1,5=3D3,5V (se sale troppo non si guasta ma *forse* non si ha certezza delle stato assunto dall'uscita)

100u l'ho messo per evidenziare il potenziale problema; mettiamo conto che vcc2 sia istantaneo e vcc1 salga con un rampa

per una serie di motivi mi sarebbe comodo agganciarmi ad un potenziale che sale lentamente rispetto a quello che alimente l'op-amp

molte grazie

-ice-

Reply to
ice

Il 30/01/2012 16:10, ice ha scritto:

penso che l'output sar=E0 indefinito solo se entrambi gli ingressi=20 saranno al di sopra di Vcc - 1.5 (ovvero con entrambi i transistor del=20 differenziale polarizzati inversamente) altrimenti la corrente scorrer=E0 attraverso il transistor correttamente =

polarizzato portando l'uscita in saturazione (al + o a massa secondo=20 quale ingresso =E8 al valore maggiore)

il latch-up invece penso riguardi gli IC CMOS il datasheet del ICM7555 =E8 piuttosto chiaro a riguardo:

Due to the SCR structure inherent in the CMOS process used to fabricate these devices, connecting any terminal to a voltage greater than VDD + 0.3V or less than GND -0.3V may cause destructive latch-up. For this reason it is recommended that no inputs from external sources not operating from the same power supply be applied to the device before its power supply is established. In multiple systems, the supply of the ICM7555 must be turned on first.

puoi mettere un elettrolitico in parallelo alla resistenza di 39K del=20 tuo schema o usare una configurazione simile solo per polarizzare gli=20 ingressi di tutti gli op amp che utilizzi

--=20 bye !(!1|1)

Reply to
not1xor1

con un pull-up o pull-down sull'output si potrebbe eventualmente portare l'uscita ad un potenziale noto per evitare lo stato indefinito?

si in effetti detto cos=EC =E8 molto pi=F9 esplicito

si, =E8 quello che avevo in mente; meglio prima aver chiarito bene i contorni per=F2 ;)

grazie per l'ntervento ciao!

-ice-

Reply to
ice

Il 31/01/2012 19:18, ice ha scritto:

no, devi agire sulla polarizzazione degli ingressi

--
bye
!(!1|1)
Reply to
not1xor1

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.