Latch-Up

Apr 25, 2012 6 Replies

Hallo,



bei den heutigen Bauteilen hat sich die Latch-Up-Problematik ja schon ein wenig entschärft, trotzdem sollte man selbstverständlich (bis auf wenige Ausnahmefälle) einem IC keine Eingangsspannung jenseits seiner Betriebsspannungen zumuten. Soetwas merkt man sich natürlich dann am Besten, wenn es einem selbst mal passiert ist, womöglich in Verbindung mit dem Entweichen des magischen Rauchs..



Für Ausbildungs-Zwecke suche ich ein billiges Allerwelts-Bauteil, mit dem man das eindrucksvoll demonstrieren kann (kräftiges Labornetzteil ist vorhanden). Bevor ich mich jetzt durch die Liste der üblichen Verdächtigen experimentiere: hat jemand einen Vorschlag? 74-irgendwas? Operationsverstärker? Etwas komplett anderes?



Grüße Christian


"Christian Auerswald" schrieb:

Latch Up tritt auch bei hohem dV/dt auf (z.B. bei "hot plug").

Servus

Oliver

Oliver Betz, Munich despammed.com is broken, use Reply-To:

Moin,

Latch-Up führt nicht zu Schäden am Bauteil führen, wenn der Strom begrenzt ist.

Latch-Up tritt nur bei CMOS-Schaltungen auf, bei den das n-Substrat (für die p-Kanal-MOSFETs) und die p-Wannen (für die n-Kanal-MOSFETs) durch einen pn-Übergang voneinander isoliert sind. 4000-CMOS ist zur Demonstration am besten geeignet, weil es die primitivste CMOS-Technologie ist.

Christian

Am 26.04.2012 13:40, schrieb Christian Keck:

Latch-up tritt auch außerhalb von CMOS (z.B. in ESD Schutzschaltungen) auf. Sobald ein parasitärer Thyristor vorhanden ist, kann es auch latchen.

Eric.

Am 26.04.2012 13:47, schrieb Eric Brücklmeier:

Und sogar bei nicht parasitären Thyristoren. :-)

Gruß Dieter

Am 26.04.2012 14:24, schrieb Dieter Wiedmann:

So gesehen... ;-)

Join the Discussion

Have something to add? Share your thoughts — no account required.

Didn't find your answer?

Ask the community — no account required