decoupling capacitor

ore c1?

ff

0f

e del micro)

(blu) utilizzato anche come ground-plane ed il top (rosso) anche come powe r plane (3,3V);

La prima è senz'altro preferibile, presenta minor impedenza verso la sorgente di alimentazione e diminuisce l'effetto pelle (seppur minimo anche se a 16 MHz). Il circuito è talmente concentrato, però, che probabilmente non avvertiresti grosse differenze. Mi inquieta, invece, la connessione verso massa di C1 che non mi sembra corta in modo ottimale. In una situazione come questa io "scaverei" una pista di GND in mezzo al plane Vcc sotto IC1, sul Top Layer a costo di far passare un paio di sottili tracce GND tra i pin di IC1 prossimi a C1. Non so se mi sono capito (posso fare un disegno col mio CAD)... :-|

Piccio.

Il giorno giovedì 28 marzo 2013 14:04:25 UTC+1, Piccio ha scritto:

il mio unico dubbio sulla prima soluzione è che, al momento del bisogno, le cariche vengono prelevate non solo da C1 ma anche da tutto il resto del vcc-plane; questo in qualche maniera potrebbe limitare la funzione "benefica" di C1? (nella soluzione B invece l'apporto di carica può arrivare solo da C1 e q uindi la sua funzione è ottimale; l'impedenza la potrei sempre abbassare allargando la pista)

IC1 è un dip28; sia il pin27 (gnd) del micro che il pin di C1 si connettono al gnd-plane ma , in effetti, tra i 2 punti non c'è "un pezzo di gnd-plane" diretto; se è questo che intendevi

così?

così invece non andrebbe bene lo stesso? (ho sbrogliato diversamente il segnale al pin26)

grazie

-ice-

Il giorno giovedì 28 marzo 2013 15:05:55 UTC+1, ice ha scritto:

, le cariche vengono prelevate non solo da C1 ma anche da tutto il resto de l vcc-plane;

su un datasheet di un micro della microchip ho trovato questo: "On the board layout from the power supply circuit, run the power and retur n traces to the decoupling capacitors first, and then to the device pins. T his ensures that the decoupling capacitors are first in the power chain."

-ice-

...

Questa è la versione che consiglio: collegamenti corti e diretti. Puoi anche collegare la Vcc di C1 col pin 28 sul Bottom anche se risulta un doppione: non compromette lo sbroglio di altre piste e non può che far bene. Comunque le distanze e le frequenze sono tali che dubito si possano osservare significative differenze sulla Vcc. Dal canto mio, tendo a creare solo piani di GND sia sopra che sotto e semmai abbondo di qualche C1 in più. La Vcc (meglio sarebbe Vdd coi CMOS) la tratto come una linea grossa immersa, circondata da power-plane di GND. Questo dovrebbe migliorare l'immunità da campi elettrici che sennò verrebbero limitati in funzione delle caratteristiche d'uscita dell'alimentazione e dalle impedenze degli elementi circuitali (resistenza interna del generatore in combinazione col carico equivalente, elementi tutt'altro che lineari).

Piccio.

Scusate, solo per curiosità, fra le due immagini riguardo a C1 io non riesco a vedere differenze. Saluti piero

On 28 Mar, 15:05, ice wrote:

...

Riprendo il concetto del mio ultimo post sul perchè distribuisco GND sia sul top che sul bottom.

Premetto che i problemi indotti dall'elettrostatica sono tanto più gravi quanto più le geometrie de PCB sono grandi visto che il campo elettrico si sviluppa in volt/metro. Un classico IC a 20 pin DIP con alimentazione sui pin 10 (GND) e 20 (Vdd) (tipo 74HC245, per intenderci) raccoglie un campo elettrico che si estende per oltre 30 mm anche fatte le dovute considerazioni che all'interno del package dell'IC vi sono conduttori diretti al chip che diminuiscono gli effetti di tale distanza. Lo stesso chip alloggiato in contenitore SMD (SOIC o altro) essendo più corto raccoglie meno campo e risulta più protetto. Se intorno al chip distribuisco un power-plane, necessariamente il campo elettrico si riferirà a quel potenziale a meno dell corte distanze tra questo piano ed i singoli pin (pochi mm quindi piccolo campo). Disponendo lo stesso power-plane sopra e sotto il PCB rendo equipotenziali le due superfici con grande vantaggio contro i campi elettrici che si sviluppano ortogonalmente al PCB. Un caso classico (e mi è capitato più volte) lo si incontra alloggiando un PCB in un contenitore plastico dove l'accumulo di cariche statiche sul fondo scatola porta il bottom ad un potenziale molto diverso dal top e il micro comincia ad andare nel pallone. Se riporto il GND anche sul top il campo si redistribuisce ed aumenta di molto l'immunità (ho visto empiricamente le differenze). Nei casi di circuiti alimentati a batteria (caso classico di uC alimentato da due pilette AA) la situazione deve allertare: in caso di mancanza della batteria e di PCB con GND sul bottom e Vdd sul top, l'unica impedenza che limita il campo elettrico top-bottom è quella degli elementi circuitali, quindi i diodi contenuti nei chip (sperando nella corretta polarizzazione perniciosa) e i condensatori di disaccoppiamento in grado di assorbire parte della botta. Se, invece, si dispongono power-plane dello stesso net, necessariamente il campo elettrico superiore diviene uguale a quello inferiore. In queste circostanze è proficuo disporre qualche vias aggiuntiva per accorciare i percorsi top-bottom e permettere al campo elettrico di distribuirsi uniformemente nel miglior modo possibile. Credo di essermi capito ancor meno... :-(

Piccio.

Se ti riferisci a questa, l'immagine di dx presenta il solo piano bottom mentre quella di sx è la combinazione top-bottom. Infatti si riferiscono alla stessa cosa.

Piccio.

Il giorno giovedì 28 marzo 2013 19:28:15 UTC+1, Piccio ha scritto:

vero; di contro però il package più piccolo si appresta di più ad avere pro blemi in caso di evento esd

io ho seguito benissimo! anzi complimenti perchè si vede che ci hai studiato sopra... hai fatto qu alche corso per lavoro, approfondimenti personali o esperienza?

quella di usare un gnd-plane sia sul top che sul bottom era una strada che avevo preso in considerazione tempo addietro ma poi in realtà mai seguita , in luogo della soluzione vdd-plane sul top e gnd-plane sul bottom; (anche perchè in un contenitore metallico connesso alla terra elettrica i l problema di accumulo di carica elettrostatica sul case non si verifica)

la situazione di un sistema battery-powered in cui mancano le batterie non l'avevo mai vista in questi termini... che dire, mi hai dato un ottimo cons iglio!!

e grazie per tutta la spiegazione

-ice-

Il giorno giovedì 28 marzo 2013 19:22:43 UTC+1, Piero Pennazio ha scritto :

per l'ultimo link ti ha già risposto Piccio; se invece intendevi le immagini A e B allora prova a svuotare la cache del browser... a volte alcuni browser si incantano

-ice-

Il giorno giovedì 28 marzo 2013 19:02:50 UTC+1, Piccio ha scritto:

per evitare di creare delle isole di rame (che a questo punto non sarebbero più gnd ma solo isole appunto) mi torna utile sbrogliare la Vdd passando da top a bottom con dei vias (come si farebbe con un segnale per capirci); questo anche per seguire uno schema di fondo del tipo che sul top metto tra cce verticali e sul bottom tracce orizzontali;

ci sono controindicazioni a sbrogliare la Vdd sia sul top che sul bottom?

-ice-

Ora vedo la differenza fra le due immagini, ieri no erano uguali,non mi era mai successo. Comunque avete fatto una bella disquisizione e avete affrontato problematiche parecchio profonde a cui mai avrei pensato.

Ai miei tempi il micro più in voga era lo Z80 a ben 4 Mhz e anche il

6502 a ben 2 Mhz che pensavo fosse un cesso, in realtà con i 2 Mhz e le sue istruzioni eseguite con pochi colpi di clck pedalava più dello Z80.

Vi saluto buon lavoro e buona Pasqua piero