Re: synteza przebiegu zegarowego

Dec 11, 2008 Last reply: 17 years ago 10 Replies


>>> Czy przy pomocy CPLD CoolRunner-II można mając przebieg zegarowy 4MHz > >>> lub


> >>> 8MHz otrzymać przebieg 6MHz?
>
> >>z 8 na 6 - gub co 4-ty takt...
>
> > Nie mogę - okres otrzymanego przebiegu musi być stały.
>
> a nie bedzie ??
>
> @

raczej chodzilo o wypelnienie 50% a nie stalosc okresu, ale to juz zgadywanie mysli autora ;)

Z ca³± pewno¶ci± NIE, skoro autor w po¶cie otwieraj±cym w±tek pisze: "Wspó³czynnik wype³nienia nie musi byæ zachowany" !!!

Nie. Wspó³czynnik wype³czynnik wype³nienia mo¿e byæ dowolny - najlepiej sta³y w czasie, ale nie koniecznie. Okres natomiast chcê ¿eby by³ sta³y.

Mo¿e ja ¼le rozumiem to gubienie co 4tego taktu? Bo mi siê wydaje ¿e powstanie co¶ takiego przebieg 8MHz 010101010101010101... przebieg otrzymany 010101000101010001...

nie jest to "czysty" przebieg 6MHz, ale u¶redniaj±c po ca³o¶ci wyjdzie 1 takt na 167ns. Niestety dla mnie to za ma³o.

pozdrawiam tn

U¿ytkownik "tomny" snipped-for-privacy@brak.pl napisa³ w wiadomo¶ci news:ghrcca$kak$ snipped-for-privacy@inews.gazeta.pl...

Zawsze mo¿na powieliæ x3 i podzieliæ przez 4. Pozdrawiam, Andrzej

Przez 2 dam radê pomno¿yæ czêstotliwo¶æ, ale przez 3 nie wiem jak.

tomny pisze:

A można wiedzieć jak pomnożyć przez dwa? Zakładam oczywiście że bez jakiegoś PLL - bo z PLL 3 nie byłoby problemem... Generacja stabilnego fazowo 6MHz z 4 i 8MHz tylko przy pomocy logiki IMHO nie jest możliwa - zbocza sygnału 6Mhz wypadają "pomiędzy" zboczami

8MHz - niby co miałoby je "wyzwalać"? Potrzebny by był jakiś układ opóźniający... Ten CPLD jest ustalony? Jeśli tak - może dałoby się dodać jakiś zewnętrzny układ PLL (chodzi mi po głowie 4046 - ale on jest chyba zbyt wolny) albo zwyczajnie - generator 6MHz :). No i ważne - do czego ci ten zegar - jakiś czas temu zostałem tutaj objechany za proponowanie użycia PLL do pędzenia przetwornika A/C... Pozdrawiam GRG

Hm, zasadniczo PLL moze nawet polepszyc stabilnosc sygnalu.

Watpliwe zeby PLL na 4066 bylo lepsze od kwarca na taka czestotliwosc, ale w innych kombinacjach kto wie ..

J.

Ten CPLD ma DualEdge i bez problemu mo¿e podwoiæ czêstotliwo¶æ, a pó¼niej pu¶ciæ z wyj¶cia na inne wej¶cie zegarowe

Mia³em nadzieje, ¿e jest jaki¶ nieznany mi trick.

Je¿eli siê nie da, to u¿yje dwóch generatorów i tyle. Tylko, ¿e liczy³em na tañsze rozwi±zane. A tañszego PLL nie znalaz³em, który dzia³a³by na interesuj±cych mnie czêstotliwo¶ciach.

No w zasadzie jest .. DDS, C/A, schmidt .. i puscic z powrotem na wejscia zegarowe :-)

No nie wiem czy znajdziesz cos tanszego od oscylatora 6MHz. No chyba ze 24MHz - dobrze podzielony da 8, 6 i 4 MHz..

J.

Hm .. a ma jakies opoznienie ?

Wezmy zegar 1MHz. Ma zbocza narastajace w 0, 1, 2, 3, 4, .. mikrosekundzie. Zbocza opadajace ma w 0.5, 1.5, 2.5, .. us.

jak odmierzysz 0.25us potrzebnych na opadajace zbocze zegara 2MHz ?

No chyba ze lancuch opozniajacych bramek .. wtedy zwykly XOR wystarczy :-)

J.

U¿ytkownik "tomny" snipped-for-privacy@brak.pl napisa³ w wiadomo¶ci news:ghuhi2$jr0$ snipped-for-privacy@inews.gazeta.pl...

Ja bym siê nie bawi³, ale spróbowa³ powieliæ analogowo. tzn. wzmacniacz na jednym tranzystorze (najlepiej w klasie C) z obwodem rezonansowym w kolektorze. Przy nieparzystych harmonicznych sygna³u prostok±tnego powinno byæ OK. pzdr, andrzej

Join the Discussion

Have something to add? Share your thoughts — no account required.

Didn't find your answer?

Ask the community — no account required