Re: FPGA, VHDL detekcja zbocza i problemy

Inna sprawa - jak na to spojrzalem, to potem juz nie chcialo mi sie

> dalej analizowac. Inna sprawa, ze jak HOST_DIOR_N bedzie trwal 10 > impulsow, to licznik policzy do 5 (w oryginalnym poscie). Tu az sie > prosi o prosciutkie state-machine (szybciej to, niz myslec nad trzema > if-ami). >

Witam, przepraszam za wprowadzenie w blad. Podany przyklad pisałem "z palca" żeby pokazać problem i faktycznie się pomyliłem z pośpiechu. W Quartusie jednak napisałem tamto wykrywanie zbocza w sposób podobny do Konopa no i skutek jest taki jak opisałem powyżej. Powoli koncza mi sie pomysly i bedzie trzeba isc i zaobserwowac jak wygladaja te sygnaly na jakims rejestratorze, bo wyglada to tak jakby DIOR_N mial jednak okres porownywalny lub wrecz mniejszy od czestotliwosci CLK. Wedlug specyfikacji taka sytuacja nigdy nie powinna miec miejsca. No nic, dziekuje za rady w kazdym razie. Sprobuje jeszcze powalczyc sam :)

Reply to
krzysztof.jakubczyk
Loading thread data ...

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.