i Ty i Jacek jesteście równie dobrzy. Piszę wyraźnie, że wali się u nich schematic entry i symulacje. To mi napiszą, że symulują w czym innym i że czas przesiąść się na HDL. Jak dla mnie nie tylke HDL, co Verilog pewnie, ale nie zmienia to faktu, że w Alterze schematic entry chodzi poprawnie.
No, bo jak chcesz cos szybko zrobic, to na pewno nie w schematicu. Ja to juz nawet nie pamietam, czy w Webpacku jest jeszcze Schematic Entry, bo w ISE to prawie na bank nie ma. A symuluje na Aldecu - bez wiekszych problemow, tyle ze model. Robilem kiedys tez symulacje post-route ale bylo to strasznie czasochlonne i niewiele wnosilo. W przypadku ukladow synchronicznych wystarczy symulacja modelu i Timing Analyzer, w przypadku asynchronicznych - symulacja i tak jest na nic.
Dz.
?
I co? mam googlować "fajny list"? Na comp.arch.embedded jest cos 400 wątków z hasłem Lattice, a ja nie wiem, czy ci chodzi o dyskontynuację niektórych serii, czy o problemy z konfiguracją/softem/czymś innym...
chociaż sprecyzuj, czego ta fajność dotyczyła.
no magia, ... ale też uczy pomyślenia, które punkty układu trzeba sobie od razu na zewnątrz wyprowadzić, żeby testować urządzenie ;-P
potrzeba, żeby chodziło do +125 stopni. Xilinx coś tam obiecuje, ale Lattice coś już tam ma...
Marek Lewandowski napisal(a):
Swego czasu na c.a.f byla dyskusja o produktach highT i to wlasnie X mial podobno jakas rodzine. Ale stara OIDP.
Tak, żeby było śmieszniej oni obiecują coś z nowych rzeczy (z serii XC9500 chyba), ale obiecują to już dość długo i kupić tego nie szło. A Lattice chodzi i chyba nawet jest już dostępny.
Marek Lewandowski napisal(a):
Czytalem swego czasu taka dyskusje na temat high T:
Jak wrócę w niedzielę, to poczytam, bo widzę, że sporo tam jest.
Grupie: Do zobaczenia w niedzielę!
Have something to add? Share your thoughts — no account required.
Ask the community — no account required